[发明专利]一种制造沟槽MOSFET的方法

说明书

本发明实施例公开了一种制造沟槽MOSFET的方法，包括：对半导体基底生长一层热氧化层、沉积硬掩膜以及刻蚀形成从半导体上表面延伸至其内部的沟槽；于沟槽内形成侧氧化层；于沟槽注入硬掩膜；在沟槽中形成覆盖沟槽的底部和下部侧壁的屏蔽导体；将热氧化层去除；进行湿法刻蚀，以去除侧氧化层；于沟槽上方沉积氧化层；刻蚀氧化层,使氧化层的上表面低于屏蔽导体的上表面；于沟槽内、氧化层上方生成栅介质层和栅极导体，栅介质层位于沟槽的上部侧壁，且将栅极导体与半导体基底隔开；以及于半导体基底形成体区、源区以及漏极电极。本发明通过改善了多晶栅形貌，进而优化器件的质量因子。

技术领域

本发明涉及半导体技术，更具体地，涉及一种制造沟槽MOSFET的方法。

背景技术

自分离栅器件结构提出至今，沟槽型分离栅(Shield Gate 沟槽，SGT)晶体管因为其低比导通电阻和低栅漏耦合电容，得到了广泛的应用。SGT晶体管的栅极结构包括形成于沟槽中的分离栅和控制栅，分离栅既可以作为体内场板对漂移区进行辅助耗尽以优化器件电场分布，实现击穿电压和比导通电阻的优化，又可以起屏蔽作用减小栅电极和漏电极的交叠面积，降低栅电容和栅电荷。伴随着现代制造技术的发展，功率半导体器件设计要求不断提高，器件设计朝着小型化、高能量密度发展。沟槽MOS器件在小型化过程中，面临器件的导通电阻、各项电容参数的优化，屏蔽栅结构是改善技术之一。

在沟槽MOS器件的制造上，氧化层具有极为重要的作用，其被利用为MOS晶体管的棚级氧化层、PN接合部的保护膜、杂质扩散的光罩。制造氧化层的代表例有：热氧化法（thermal oxide method）及化学气相沉积（CVD）。热氧化法是将硅晶圆的表面用高温氧气或水蒸气加以氧化生成。由于可形成细密的氧化层，因此被用于MOS晶体管的棚级氧化层、钝化层（passivation film，or passivation layer），然而使用此法所制造的沟槽MOS器件的不同位置的氧化层厚度差异较大。化学气相沉积是在高温的反应炉内由硅烷气体（SiH4）、氧气等，利用化学反应将氧化硅沉积在晶圆表面的方法，主要用途在于形成配线层间的绝缘膜，保护芯片表面的钝化作用膜等,但形成的氧化层质量不佳。

此外,尚有结合热氧化法及气相成长法的制造方式,如图1沟槽MOSFET 1所示, 其中，图中由上而下为源极电极(Source)、N型掺杂区（N+掺掺杂区）、P型掺杂区（P+掺掺杂区）、体区(Body)、栅极导体18、源多晶硅（source poly）、外延半导体层（EPI）以及漏极电极（Drain）。沟槽型半导体1通过热氧化法及气相成长法形成侧氧化层（侧氧化层），然后湿法刻蚀侧氧化层、沉积多晶硅形成栅多晶硅（Gate poly）。由于热化学气相沉积（thermalCVD）形成的氧化层具有差异性，底部刻蚀不均匀，形成尖峰，沉积多晶硅后最终形成图示的栅极导体18，导致器件的栅电容较大。虽然可以采用致密化的方式能使氧化层质量变好，使得湿法刻蚀侧氧化层会有较好的形貌。但对于一些高压或者深槽器件，上述方法会使得器件翘曲的风险变大。

综上所述，实有需要一种新颖的沟槽MOSFET器件制造方法来提供不同的栅极导体,以改善上述问题。

发明内容

针对以上问题，本发明实施例采用一种新颖的MOSFET制造方法，能够很好的改善现有技术的问题。

具体的，本发明实施例公开一种制造沟槽MOSFET的方法，包括：对半导体基底生长一层热氧化层、沉积硬掩膜以及刻蚀形成从半导体上表面延伸至其内部的沟槽；于所述沟槽内形成侧氧化层；于所述沟槽注入硬掩膜；在所述沟槽中形成覆盖所述沟槽的底部和下部侧壁的屏蔽导体，其中所述硬掩膜将所述屏蔽导体与所述半导体基底隔开；将所述热氧化层去除；进行湿法刻蚀，以去除沟槽上部的所述侧氧化层；于所述沟槽上方沉积氧化层，其中所述氧化层覆盖所述侧氧化层和所述硬掩膜，且所述氧化层相邻于所述屏蔽导体；刻蚀所述氧化层,使所述氧化层的上表面低于所述屏蔽导体的上表面；于所述沟槽内的所述氧化层上方生成栅介质层和栅极导体，所述栅介质层位于所述沟槽的上部侧壁，且将所述栅极导体与所述半导体基底隔开；以及于所述半导体基底形成体区、源区以及漏极电极。