[发明专利]面向通用SoC的JESD204B接口缓存结构及其数据传输方法

权利要求书

1.一种面向通用SoC的JESD204B接口缓存结构，其特征在于，所述面向通用SoC的JESD204B接口缓存结构包括：AHB总线模块、通信连接于所述AHB总线模块的JESD204B接口发送端、通信连接于所述AHB总线模块的JESD204B接口接收端，所述JESD204B接口发送端通信连接于所述JESD204B接口接收端，其中：

所述JESD204B接口发送端包括发送端DMA模块、发送端数据转换模块、FIFO push模块、TX Buffer模块、De-addressingFIFO pop模块、发送端数据传输模块；所述JESD204B接口接收端包括接收端DMA模块、接收端数据转换模块、FIFO pop模块、RX Buffer模块、addressing FIFO push模块、接收端数据传输模块；

所述发送端DMA模块与所述AHB总线模块交互并内置有内部存储器，所述发送端数据转换模块与所述AHB总线模块交互，所述FIFO push模块通信连接于所述发送端数据转换模块，所述TX Buffer模块通信连接于所述FIFO push模块，所述De-addressingFIFO pop模块通信连接于所述TX Buffer模块和所述FIFO push模块并且与所述AHB总线模块交互，所述发送端数据传输模块通信连接于所述De-addressingFIFO pop模块；

所述接收端DMA模块与所述AHB总线模块交互并内置有内部存储器，所述接收端数据转换模块与所述AHB总线模块交互，所述FIFO pop模块通信连接于所述接收端数据转换模块，所述RX Buffer模块通信连接于所述FIFO pop模块，所述addressing FIFO push模块通信连接于所述RX Buffer模块和所述FIFO pop模块并且与所述AHB总线模块交互，所述接收端数据传输模块通信连接于所述addressing FIFO push模块。

2.根据权利要求1所述的面向通用SoC的JESD204B接口缓存结构，其特征在于，所述发送端数据传输模块包含传输层、链路层和物理层，所述接收端数据传输模块包含传输层、链路层和物理层，所述发送端数据传输模块的物理层通信连接于所述接收端数据传输模块的物理层。

3.一种面向通用SoC的JESD204B接口缓存结构的数据传输方法，包括：

步骤S1：发送端DMA模块发起读传输，与De-addressingFIFO pop模块交互数据传输信息，发送端数据转换模块转换数据位宽后将数据发送到FIFO push模块，FIFO push模块将数据以FIFO形式发送到TX Buffer模块；

步骤S2：FIFO push模块向De-addressingFIFO pop模块发出FIFO控制信息以直接启动pop进程，TX Buffer模块将数据以FIFO形式发送到De-addressingFIFO pop模块，De-addressingFIFO pop模块将数据转换为有效数据和控制数据并发送到发送端数据传输模块；

步骤S3：发送端数据传输模块发送数据到接收端数据传输模块；

步骤S4：接收端数据传输模块发送数据到addressing FIFO push模块，addressingFIFO push模块整合数据，接收端DMA模块发起写传输，与addressing FIFO push模块交互数据传输信息，addressing FIFO push模块将整合后数据以FIFO形式发送到RX Buffer模块；

步骤S5：addressing FIFO push模块向FIFO pop模块发出FIFO控制信息以直接启动pop进程，RX Buffer模块将数据以FIFO形式发送到FIFO pop模块，接收端数据转换模块将来自FIFO pop模块的数据转换位宽后发送到AHB总线模块，接收端DMA模块将数据写入到其内部存储器。