[发明专利]一种反熔丝地址解码电路、操作方法以及存储器

权利要求书

1.一种反熔丝地址解码电路，其特征在于，所述反熔丝地址解码电路包括：

预解码模块，用于解码反熔丝存储阵列的编程地址并输出编程地址预解码信号；

电平位移模块，耦接到所述预解码模块，用于将所述编程地址预解码信号进行升压，并输出升压信号；

编程地址解码模块，接收所述升压信号，用于对所述升压信号解码并输出编程地址信号。

2.根据权利要求1所述的电路，其特征在于，

所述电平位移模块包括第一电平位移模块和第二电平位移模块；

所述第一电平位移模块，耦接到所述预解码模块，用于将所述编程地址预解码信号进行升压，并输出第一升压信号；

所述第二电平位移模块，耦接到所述第一电平位移模块，用于将所述第一升压信号进行升压，并输出第二升压信号。

3.根据权利要求2所述的电路，其特征在于，

所述第一升压信号的电压电平包括逻辑低值和逻辑高值，所述第二升压信号的电压电平包括逻辑低值和逻辑高值；

所述第一升压信号的逻辑低值小于所述第二升压信号的逻辑低值；所述第一升压信号的逻辑高值小于所述第二升压信号的逻辑高值。

4.根据权利要求3所述的电路，其特征在于，

所述编程地址预解码信号的电压电平包括逻辑低值和逻辑高值；

所述编程地址预解码信号的电压电平的逻辑低值和逻辑高值分别为0V和1.2V；

所述第一升压信号的电压电平的逻辑低值和逻辑高值分别为0V和3V；

所述第二升压信号的电压电平的逻辑低值的范围为2.5V～3V，逻辑高值的范围为5V～6V。

5.根据权利要求2所述的电路，其特征在于，所述编程地址解码模块包括：

字线地址解码模块，耦接到所述第一电平位移模块，用于根据所述第一升压信号输出字线地址信号；

编程行地址解码模块，耦接到所述第二电平位移模块，用于根据第二升压信号输出编程行地址信号。

6.根据权利要求5所述的电路，其特征在于，

所述编程地址包括行地址信息和子阵列地址信息；

所述第一升压信号包括第一行地址升压信号和第一子阵列地址升压信号；所述第二升压信号包括第二行地址升压信号和第二子阵列地址升压信号。

7.根据权利要求6所述的电路，其特征在于，

所述字线地址解码模块包括：第一与非门和第一反相器；

所述第一与非门的输入端连接所述第一行地址升压信号和所述第一子阵列地址升压信号，输出端连接所述第一反相器；

所述第一反相器的输出端输出字线地址信号。

8.根据权利要求6所述的电路，其特征在于，

所述编程行地址解码模块包括：第二与非门和第二反相器；

所述第二与非门的输入端连接所述第二行地址升压信号和所述第二子阵列地址升压信号，输出端连接所述第二反相器；

所述第二反相器的输出端输出所述编程行地址信号。

9.根据权利要求7所述的电路，其特征在于，

所述第一与非门包括第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管；所述第一反相器包括第三P型晶体管和第三N型晶体管；

所述第一P型晶体管和所述第一N型晶体管的控制端通过第一子阵列地址升压信号控制，所述第二P型晶体管和所述第二N型晶体管的控制端通过第一行地址升压信号控制；

所述第一P型晶体管、所述第二P型晶体管和所述第一N型晶体管的第一极相连于第一节点，所述第三P型晶体管和所述第三N型晶体管的控制端相交并连接于所述第一节点，且所述第三P型晶体管和所述第三N型晶体管的第一极相连并输出字线地址信号；

所述第二N型晶体管和所述第三N型晶体管的第二极连接第一电压信号；所述第一P型晶体管、所述第二P型晶体管和所述第三P型晶体管的第二极连接第二电压信号；其中，所述第一电压信号小于所述第二电压信号。