[发明专利]处理器存储器接口中的内插加速

说明书

本申请涉及处理器存储器接口中的内插加速。在存储器系统内执行线性内插。所述存储器系统将浮点的点索引接收到经整数索引的存储器阵列中。所述存储器系统访问两个相邻整数索引的两个值，执行所述线性内插，并提供所得经内插值。在许多系统体系结构中，对系统性能的关键限制是存储器与处理元件之间的数据传送速率。因此，减少传送的数据量能提高整体系统性能并降低功耗。

关于政府支持的声明

本发明是在政府支持下根据DARPA授予的第HR0011-19-3-0002号协议完成的。政府对这项发明有一定的权利。

优先权申请

本申请要求于2021年3月30日提交的第63/168,085号美国临时申请的优先权，所述美国临时申请以全文引用的方式并入本文中。

技术领域

本公开的实施例大体上涉及处理器存储器接口，且更具体地，涉及处理器存储器接口中的内插加速。

背景技术

例如冯诺伊曼体系结构的各种计算机体系结构通常使用数据共享存储器、访问共享存储器的总线、算术单元和程序控制单元。然而，在处理器与存储器之间移动数据可能需要大量的时间和精力，这反过来又会约束计算机系统的性能和容量。鉴于这些局限性，需要新的计算体系结构和装置，以提高计算性能，超越晶体管缩放的实践情况(即摩尔定律)。

发明内容

在一个方面，本申请提供一种系统，其包括：存储器阵列；以及存储器控制器，其耦合到所述存储器阵列且配置成执行包括以下各项的操作：经由总线接收命令，所述命令包括存储于所述存储器阵列中的值阵列中的浮点索引；基于所述浮点索引，确定所述值阵列的第一值的第一地址和所述值阵列的第二值的第二地址；从所述存储器阵列访问来自所述第一地址的所述第一值和来自所述第二地址的所述第二值；基于所述浮点索引确定用于所述第一值的第一权重和用于所述第二值的第二权重；基于所述第一权重、所述第一值、所述第二权重和所述第二值确定经内插值；以及响应于所述命令提供所述经内插值。

在另一方面，本申请提供一种存储指令的非暂时性机器可读媒体，所述指令在由系统执行时使所述系统执行包括以下各项的操作：经由总线接收命令，所述命令包括存储于存储器阵列中的值阵列中的浮点索引；基于所述浮点索引，确定所述值阵列的第一值的第一地址和所述值阵列的第二值的第二地址；从所述存储器阵列访问来自所述第一地址的所述第一值和来自所述第二地址的所述第二值；基于所述浮点索引确定用于所述第一值的第一权重和用于所述第二值的第二权重；基于所述第一权重、所述第一值、所述第二权重和所述第二值确定经内插值；以及响应于所述命令提供所述经内插值。

在另一方面，本申请提供一种方法，其包括：经由总线接收命令，所述命令包括存储于存储器阵列中的值阵列中的浮点索引；基于所述浮点索引，确定所述值阵列的第一值的第一地址和所述值阵列的第二值的第二地址；从所述存储器阵列访问来自所述第一地址的所述第一值和来自所述第二地址的所述第二值；基于所述浮点索引确定用于所述第一值的第一权重和用于所述第二值的第二权重；基于所述第一权重、所述第一值、所述第二权重和所述第二值确定经内插值；以及响应于所述命令提供所述经内插值。

附图说明

将从下面给出的详细描述和本公开的各种实施例的附图更充分地理解本公开。然而，附图不应被视为将本公开限制为具体实施例，而是仅用于解释和理解。

为了便于识别对任何特定元件或动作的讨论，参考标号中的一或多个最高有效位指的是首次引入所述元件的附图编号。

图1大体示出根据实施例的在存储器计算系统的上下文中的第一存储器计算装置的第一实例。

图2大体示出根据实施例的存储器计算装置的存储器子系统的实例。

图3大体示出根据实施例的用于存储器控制器的可编程原子单元的实例。