[发明专利]处理器存储器接口中的内插加速

权利要求书

1.一种系统，其包括：

存储器阵列；以及

存储器控制器，其耦合到所述存储器阵列且配置成执行包括以下各项的操作：

经由总线接收命令，所述命令包括存储于所述存储器阵列中的值阵列中的浮点索引；

基于所述浮点索引，确定所述值阵列的第一值的第一地址和所述值阵列的第二值的第二地址；

从所述存储器阵列访问来自所述第一地址的所述第一值和来自所述第二地址的所述第二值；

基于所述浮点索引确定用于所述第一值的第一权重和用于所述第二值的第二权重；

基于所述第一权重、所述第一值、所述第二权重和所述第二值确定经内插值；以及

响应于所述命令提供所述经内插值。

2.根据权利要求1所述的系统，其进一步包括：

用于控制车辆的电路；以及

一或多个处理元件，其配置成执行包括以下各项的操作：

使用所述经内插值从合成孔径雷达SAR脉冲数据生成图像；

将所述图像提供到经过训练的机器学习模型；以及

使用来自所述经过训练的机器学习模型的结果生成对所述用于控制所述车辆的电路的输入。

3.根据权利要求2所述的系统，其中：

所述一或多个处理元件进一步配置成使得用于生成所述图像的所述经内插值由连接在混合线程结构中的多个存储器控制器确定。

4.根据权利要求1所述的系统，其中：

所述总线是片上网络NOC的一部分；并且

所述命令是从主机处理器接收的。

5.根据权利要求1所述的系统，其中所述提供所述经内插值包括经由片上网络NOC集线器边缘将所述经内插值提供到混合线程处理器HTP。

6.根据权利要求1所述的系统，其中所述存储器控制器是计算机近存储器CNM系统的存储器控制器小芯片。

7.根据权利要求1所述的系统，其中：

所述系统进一步包括高速缓存存储器；并且

所述操作进一步包括：

在所述接收所述命令之前接收第二命令，所述第二命令指示所述值阵列的开始的地址和所述值阵列中的值数目；以及

响应于所述第二命令，将所述地址和所述值数目存储在所述高速缓存存储器中。

8.根据权利要求1所述的系统，其中：

接收到的命令是单指令/多数据SIMD命令，所述命令包括存储于所述存储器阵列中的多个值阵列中的多个浮点索引，所述多个浮点索引包括所述浮点索引。

9.根据权利要求8所述的系统，其中：

所述SIMD命令经流水线化，使得在每个时钟周期处理所述多个浮点索引中的至少一个。

10.根据权利要求1所述的系统，其中：

所述浮点索引具有所述值阵列的第一整数索引与所述值阵列的第二整数索引之间的值；并且

所述第一地址对应于所述第一整数索引，且所述第二地址对应于所述第二整数索引。

11.根据权利要求10所述的系统，其中所述操作进一步包括：

对所述浮点索引执行界限检查。

12.根据权利要求1所述的系统，其中：

所述浮点索引是使用第一数目的位存储的实数；并且

所提供的经内插值是复数，其包括使用第二数目的位存储的实部和使用所述第二数目的位存储的虚部，所述第二数目的位是所述第一数目的位的一半。

13.根据权利要求12所述的系统，其中：

所述第一数目的位是64位；并且

所述第二数目的位是32位。