[发明专利]基于FPGA原型的SoC软硬件协同验证系统及方法

说明书

本发明基于FPGA原型的SoC软硬件协同验证系统及方法，其中系统包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台。本发明通过设置两套FPGA原型验证平台，满足了高性能SoC接口分类测试操作，其中，第一套FPGA原型验证平台用于通用接口转接测试验证，第二套FPGA原型验证平台对专用接口转接测试验证，本发明采用模块化设计思路，改进了基于FPGA原型的协同验证方法，本发明提供的系统及方法复用性强，避免了多个系统重复开发，极大提高了芯片流片前的验证进度，缩小软硬件的整合时间。

技术领域

本发明涉及IC仿真验证领域，尤其涉及基于FPGA原型的SoC软硬件协同验证系统及方法。

背景技术

在SoC设计中，软硬件协同验证就是在芯片流片前在模拟的硬件模型上运行软件，以确保没有硬件设计上的缺陷。软硬件协同验证是面向SoC技术而发展起来的一种验证技术，其主要目的是验证SoC芯片软硬件接口的功能和时序，解决SoC软件和硬件的整合问题，以及在芯片流片之前提前开发和调试应用软件，缩短整个项目的开发周期。

目前，软硬件协同验证方法主要有基于仿真平台的协同验证和基于FPGA原型的协同验证两大类。

基于仿真平台的协同验证就是把开发的仿真组件和硬件设计RTL代码集成到一起,形成一个可以模拟芯片实际工作过程的虚拟环境，各种仿真组件是用来模拟芯片实际工作时的周边器件。与FPGA原型验证平台相比,仿真平台成本低,便于快速发现和定位错误，但整体效率较低。

基于FPGA原型的协同验证方法在验证时采用实际的硬件环境，来模拟芯片在实际环境中的工作情况，比仿真验证环境更具有真实性。先将SoC逻辑设计进行综合、布局、布线，在FPGA原型验证平台上进行验证,利用FPGA可编程的特点，反复修改逻辑设计，直至达到满意的结果，避免多次流片造成的高成本、高风险。验证速度够快，但是不方便进行调试操作。

本发明在FPGA原型的协同验证方法基础上，提出一种基于成熟架构的、便于调试和移植的高性能SoC软硬件协同验证方法。

发明内容

本发明提供了基于FPGA原型的SoC软硬件协同验证系统及方法，以解决上述现有技术的不足，在FPGA原型的协同验证方法基础上，提出基于成熟架构的、便于调试和移植的高性能SoC软硬件协同验证方法，具有较强的实用性。

为了实现本发明的目的，拟采用以下技术：

本发明一方面提供了一种基于FPGA原型的SoC软硬件协同验证系统，包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台；

第一套FPGA原型验证平台用于通用接口转接测试验证；

第二套FPGA原型验证平台用于专用接口转接测试验证。

进一步地，第一套FPGA原型验证平台包括通过USB连接至多台计算机上的第一调试器，第一调试器通过JTAG1连接有第一FPGA原型验证板，多台计算机上通过串口和/USB连接有通用接口板，通用接口板连接有第一扩展子板，第一扩展子板连接至第一FPGA原型验证板上，多台计算机通过网口连接有第一SoC调试器，第一SoC调试器通过JTAG2连接至第一FPGA原型验证板上。

进一步地，第二套FPGA原型验证平台包括通过USB连接至多台计算机上的第二调试器，第二调试器通过JTAG3连接有第二FPGA原型验证板，多台计算机上通过串口和/USB连接有多个专用接口板，专用接口板连接有多个第二扩展子板，第二扩展子板连接于第二FPGA原型验证板，多台计算机通过网口连接至第二FPGA原型验证板上，多台计算机通过USB连接有第二SoC调试器，第二SoC调试器通过JTAG4连接至第二FPGA原型验证板。

进一步地，第一调试器通过JTAG1向第一FPGA原型验证板进行SoC原型下载。