[发明专利]一种高性能底栅底接触聚合物场效应晶体管的制备方法

说明书

本发明公开了一种高性能底栅底接触聚合物场效应晶体管的制备方法，所述的晶体管器件包括：衬底、绝缘层、半导体层和源漏电极，所述的制备方法首先以蒸镀的方式在绝缘层上方蒸镀形成源漏电极，继而通过旋涂的方式在其上方形成半导体层；当选用IDT‑BT作为有源半导体层时，源漏电极的厚度为20‑30nm，当选用DPPT‑TT作为有源半导体层时，源漏电极的厚度为40‑50nm。本发明的发明人经过大量实验，发现通过固定半导体层的厚度，并调整源漏电极的厚度，会影响底栅底接触聚合物场效应晶体管的性能，发明人通过使用蒸镀仪蒸镀了不同厚度的源漏电极，在将不同电极厚度下器件的性能参数对比之后，发现了源漏电极的最佳厚度，此时能获得电学性能最优的有机薄膜晶体管器件。

技术领域

本发明属于电子材料及器件技术领域，特别涉及一种高性能底栅底接触聚合物场效应晶体管的制备方法。

背景技术

随着科技的发展以及半导体工艺制程越来越精细，半导体芯片的面积越来越小，市场对半导体器件的性能要求越来越高，如何提高器件的性能，减小器件的工艺成本成为了目前电子工艺界急需要解决的重要问题。有机薄膜晶体管由于其性能优秀、制备成本低、可大面积生产等特点，迎合了市场以及制造业的需求，已广泛适用于低投资成本大面积应用的消费类电子以及有源矩阵显示阵列。然而，其基本制造工艺业界仍没有统一的标准，如何在最简单的工艺下制作出性能最优的有机薄膜晶体管，这个问题有待解决。

目前有机薄膜晶体管常用的结构有四种，分别是顶栅顶接触、顶栅底接触、底栅顶接触以及底栅底接触。在结合了栅电极位置以及接触结构之后，又可将其分成两种结构：共面与交错。对于共面OFET而言，一方面所形成的沟道较短，不利于电荷输运，另一方面，接触电极与沟道接触处的接触面积较小，从而形成较大的肖特基势垒，表现为较大的接触电阻，严重影响电荷传输。通过改变电极厚度，可以使得金属电极与半导体之间的接触势垒发生变化，进而影响了器件的电荷输运。

有机半导体薄膜形态对于确定将底栅底接触有机场效应晶体管中的接触效应降至最低的最佳接触厚度至关重要。在使用质量较差有机半导体(如聚合物)的有机场效应晶体管中，相对较厚的触点有助于电荷注入并减轻对整体电荷传输的接触限制。然而，对于使用高质量有机场效应晶体管中(如单晶或多晶薄膜)制造的机场效应晶体管，较薄的触点对于避免性能下降是必不可少的。具体见文献[1]Xu Y,Scheideler W,Liu C,et al.Contactthickness effects in bottom-contact coplanar organic field-effect transistors[J].IEEE Electron Device Letters,2013,34(4):535-537.

具体的则是由于所使用半导体材料及介电材料的不同，所以在接触时会有不同的表现。DPPT-TT是一种半结晶聚合物，但它的无序程度要大于IDT-BT，而IDT-BT虽然是无定形聚合物，但它的无序程度小于DPPT-TT，但同时又由于IDT-BT与金属的接触势垒大于DPPT-TT与金属的接触势垒，这使得IDT-BT对接触非常敏感。也正因为上面这些原因，使得这两种材料下的器件特性完全不同。

发明内容

本发明的目的是克服现有技术的不足，提供一种高性能底栅底接触聚合物场效应晶体管的制备方法。

发明人意外地发现，通过固定半导体层的厚度，并调整源漏电极的厚度，会影响底栅底接触聚合物场效应晶体管的性能，为了寻找底栅底接触结构下器件的最佳源漏电极厚度。发明人通过蒸镀仪蒸镀不同的源漏电极厚度，进而在不同源漏电极厚度下得到器件性能参数，在性能参数对比之后，进而寻找到该结构下，当IDT-BT作为有源半导体层时，最佳源漏电极厚度为20-30nm，当DPPT-TT作为有源半导体层，最佳源漏电极厚度为40-50nm，在上述源漏电极厚度下，器件的性能最佳，参数最优，且提高了材料利用率。

实现本发明目的的具体技术方案如下：