[发明专利]一种Verilog设计文件安全关键信号的检测方法

权利要求书

1.一种Verilog设计文件安全关键信号的检测方法，其特征在于，检测方法包括以下步骤：

S1：将Verilog设计模块整合，形成一个自上而下的整体设计文件；

S2：基于信号间的关系，将Verilog设计文件映射为一张有向图；

S3：基于信号节点的连接关系，使用signalrank安全关键信号检测算法寻找安全关键信号节点。

2.如权利要求1所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，将Verilog设计模块整合，形成一个自上而下的整体设计文件，其操作流程包括：

a、从顶层模块进入，扫描文件读取信号变量；当读入一个新的模块接口时，开始在所有Verilog文件中扫描所需要的模块，找到模块后，进入新的模块按照以往一样读入信号变量；

b、当子模块读入完毕，退出回到父模块的时候，将端口的变量对接起来，然后在处理时将端口部分视为一个assign语句，再进行简单方便地端口对接；

c、循环直至读取完整个顶层设计文件。

3.如权利要求2所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，基于信号间的关系，将Verilog设计文件映射为一张有向图，其操作流程包括：

D1、利用CPU设计中寄存器重命名的做法，将所有变量映射改为模块实例名+变量名；

D2、探究RTL级代码中信号之间的关系，根据RTL代码中信号之间的关联关系将电路设计转化为一张有向图，将每一个信号节点视为图中的节点，当信号之间存在如assign语句或“＝”赋值语句时，视为数据流关系，当存在if等逻辑语句控制关系时，视为控制流关系，上述信号所对应的节点之间就存在一个有向边。

4.如权利要求3所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，所述Verilog设计文件映射生成的有向图采用邻接表进行存储。

5.如权利要求4所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，将Verilog设计文件映射生成的有向图进行优化，当存在中间单一信号时，即此信号仅存在单一的信息传递功能时，将此信号从图中省略，同时维护一张映射表，记录被省略的信号可以被其后续信号取代。

6.如权利要求5所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，根据信号之间相互影响的程度，提取对其他信号影响最大的信号，即为安全关键信号，利用signalrank算法实现了对Verilog代码中的定义的信号变量进行排序，得到相对更重要的变量,内部的实现细节为,终点发散或回流：当节点之后没有节点输出时，该节点会跳转到输出信号，避免终点分数累计导致内部关键度消失。

7.如权利要求6所述的一种Verilog设计文件安全关键信号的检测方法，其特征在于，根据信号之间相互影响的程度，提取对其他信号影响最大的信号，即为安全关键信号，本检测方法又名signalrank方法，参考马尔科夫链和pagerank算法的原理，基于前面步骤生成的有向图，模拟信息量在信号间的传播过程，随机给出初始信息分布，信号信息和为1，每个信号的信息量通过有向边按照比例传递到下一信号，如果信号没有扇出，则将信息分配到输出信号或者所有的信号，通过迭代计算，最终收敛得到的信号信息量为信号的安全重要性分数。