[发明专利]一种通用数字信号处理通路加速IP核、数字信号处理方法

说明书

本发明的实施例提供了一种通用数字信号处理通路加速IP核、数字信号处理方法，包括预处理模块，用于对输入信号进行预处理，得到预处理后的信号；FFT模块，用于对预处理后的信号进行快速傅里叶变换，输出信号处理结果；所述预处理模块和FFT模块均可根据应用需求配置为bypass模式。以此方式，可以根据需要对数字信号处理通路进行适应性调整，有效提升了数字信号处理通路的可通用性和可移植性，以满足不同类型的雷达信号的处理需求。

技术领域

本发明一般涉及数字信号处理领域，并且更具体地，涉及一种通用数字信号处理通路加速IP核。

背景技术

当前雷达数字信号处理通路的设计较为固定，若需要根据不同的雷达数字信号处理方式调整雷达数字信号处理通路，则需要重新搭建雷达数字信号处理通路，以适应调整。可见，当前雷达数字信号处理通路的通用性差，一旦通路固定，就无法作出适应性调整，可移植性不高。

发明内容

根据本发明的实施例，提供了一种通用数字信号处理通路加速IP核、数字信号处理方法、电子设备以及存储介质，能够根据需要对雷达数字信号处理通路进行适应性调整，有效提升了雷达数字信号处理通路的可通用性和可移植性。

在本发明的第一方面，提供了一种通用数字信号处理通路加速IP核，包括：

预处理模块，用于对输入信号进行预处理，得到预处理后的信号；

FFT模块，用于对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均可配置为bypass模式。

进一步地，所述预处理模块，包括：

混频单元，用于对输入信号进行混频，生成混频信号；

CIC抽取单元，用于对所述混频信号进行信号抽取；

FIR滤波单元，用于对抽取得到的信号进行滤波，输出预处理后的信号。

进一步地，所述混频单元，还包括：

频率控制字配置单元，用于动态配置频率控制字，使所述混频单元根据配置的频率控制字对输入信号进行混频。

进一步地，所述CIC抽取单元，还包括：

级数配置单元，用于动态配置级数，使所述CIC抽取单元根据配置的级数进行信号抽取。

进一步地，所述FIR滤波单元，还包括：

阶数配置单元，用于动态配置阶数，使所述FIR滤波单元根据配置的阶数进行滤波。

进一步地，所述FFT模块，还包括：

点数配置单元，用于动态配置FFT加速IP点数；且动态配置的FFT点数的范围为2ⁿ，3≤n≤15。

进一步地，所述预处理模块可配置为bypass模式，包括：

所述混频单元、CIC抽取单元、FIR滤波单元均可独立配置为bypass模式。

在本发明的第二方面，提供了一种通用数字信号处理方法。该方法包括：

通过预处理模块对输入信号进行预处理，得到预处理后的信号；

通过FFT模块对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均配置为bypass模式，可选择在bypass模式下进行数字信号处理。