[发明专利]一种通用数字信号处理通路加速IP核、数字信号处理方法

权利要求书

1.一种通用数字信号处理通路加速IP核，其特征在于，包括：

预处理模块，用于对输入信号进行预处理，得到预处理后的信号；

FFT模块，用于对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均可配置为bypass模式。

2.根据权利要求1所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述预处理模块，包括：

混频单元，用于对输入信号进行混频，生成混频信号；

CIC抽取单元，用于对所述混频信号进行信号抽取；

FIR滤波单元，用于对抽取得到的信号进行滤波，输出预处理后的信号。

3.根据权利要求2所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述混频单元，还包括：

频率控制字配置单元，用于动态配置频率控制字，使所述混频单元根据配置的频率控制字对输入信号进行混频。

4.根据权利要求2所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述CIC抽取单元，还包括：

级数配置单元，用于动态配置级数，使所述CIC抽取单元根据配置的级数进行信号抽取。

5.根据权利要求1所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述FIR滤波单元，还包括：

阶数配置单元，用于动态配置阶数，使所述FIR滤波单元根据配置的阶数进行滤波。

6.根据权利要求1所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述FFT模块，还包括：

点数配置单元，用于动态配置FFT加速IP点数；且动态配置的FFT点数的范围为2ⁿ，3≤n≤15。

7.根据权利要求2所述的面向雷达应用的通用数字信号处理通路加速IP核，其特征在于，所述预处理模块可配置为bypass模式，包括：

所述混频单元、CIC抽取单元、FIR滤波单元均可独立配置为bypass模式。

8.一种面向雷达应用的通用数字信号处理方法，其特征在于，包括：

通过预处理模块对输入信号进行预处理，得到预处理后的信号；

通过FFT模块对预处理后的信号进行快速傅里叶变换，输出信号处理结果；

所述预处理模块和FFT模块均可配置为bypass模式，可选择在bypass模式下进行数字信号处理。

9.一种电子设备，包括至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其特征在于，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求7所述的方法。

10.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行根据权利要求7所述的方法。