[发明专利]半导体装置的制造方法

说明书

本发明的目的在于针对具有沟槽型MOS栅极构造的半导体装置，削减用于形成杂质层的掩模数量并且减小杂质层的分布的波动。半导体装置的制造方法具有：工序(b)，使用第1掩模注入p型杂质离子，在有源区域(10)处的漂移层(1)的第1主面(S1)侧形成基极层(15)；工序(c)，使用第1掩模注入n型杂质离子，在基极层(15)的第1主面(S1)侧形成发射极层(13)；工序(d)，在工序(b)及(c)后形成沟槽(11c)；工序(e)，在沟槽(11c)内隔着栅极绝缘膜(11b)埋入栅极电极(11a)；工序(g)，使用第2掩模(61)注入高剂量的p型杂质离子，将发射极层(13)的一部分变换为第1接触层(14a)。

技术领域

本发明涉及半导体装置的制造方法。

背景技术

从节能的观点出发，在通用逆变器或AC伺服机构等领域中，在用于进行三相电动机的可变速控制的功率模块等中使用IGBT或二极管。为了减小逆变器损耗，要求IGBT或二极管为通断损耗和接通电压低的器件。

作为具有低通断损耗的器件而存在沟槽栅型IGBT。N沟道沟槽栅型IGBT具有P型基极层、N型发射极层及P型接触层这3个杂质层。由于这3个杂质层各自是使用不同的掩模而形成的，因此存在制造成本高这样的问题。该问题并不限于沟槽栅型IGBT，在具有沟槽型的MOS栅极构造的其它半导体装置中也发生该问题。

针对该问题，在专利文献1中提出了如下方法，即，通过在形成沟槽栅极后使用倾斜注入而使N型杂质离子进入P型接触层，从而形成N型发射极层(第0064段)。

专利文献1：日本特开2016-046445号公报

根据在专利文献1中提出的制造方法，由于在形成沟槽栅极后使用倾斜注入而形成杂质层，因此存在受到半导体基板表面的台阶的影响而使杂质层的分布产生波动这样的问题。

发明内容

本发明就是为了解决上述问题而提出的，其目的在于，针对具有沟槽型的MOS栅极构造的半导体装置，削减用于形成杂质层的掩模数量，并且减小杂质层的分布的波动。

在本发明的第1半导体装置的制造方法中，该半导体装置在俯视观察时被划分为有源区域、将有源区域包围的边界区域、将边界区域包围的边缘区域，该半导体装置的制造方法具有如下工序：工序(a)，在具有第1导电型的漂移层的半导体基板的第1主面形成第1掩模；工序(b)，通过使用第1掩模而将第2导电型杂质离子向半导体基板的第1主面注入，从而在有源区域处的漂移层的至少一部分区域的第1主面侧形成第2导电型的基极层；工序(c)，通过使用第1掩模而将第1导电型杂质离子向半导体基板的第1主面注入，从而在基极层的第1主面侧形成第1导电型的杂质层；工序(d)，在工序(b)及(c)后，形成从半导体基板的第1主面到达漂移层的沟槽；工序(e)，在沟槽的内部隔着绝缘膜埋入栅极电极；工序(f)，在半导体基板的第1主面形成与第1掩模不同的图案的第2掩模；以及工序(g)，通过使用第2掩模而将剂量比在工序(c)中注入的第1导电型杂质离子高的第2导电型杂质离子向半导体基板的第1主面注入，从而使杂质层的一部分变换为第2导电型的第1接触层。