[发明专利]一种高压MOSFET晶体管终端结构及制备方法

说明书

本申请涉及一种高压MOSFET晶体管终端结构及制备方法，其中方法包括：衬底层，所述衬底层包括基底和外延层，所述外延层上形成有氧化层，所述氧化层上横向开设有多个掺杂窗口，所述掺杂窗口延伸至所述外延层，多个所述掺杂窗口的尺寸沿远离主结的方向依次变小；横向变掺杂结构，包括形成于外延层内的多个变掺杂分压环，每个所述变掺杂分压环位于每个掺杂窗口处，所述变掺杂分压环底部下方与所述衬底层之间形成多个结深沿远离主结的方向依次变浅的浮空PN结。本申请具有的技术效果是：有助于实现终端结构在保持耐压性的同时保持较小的尺寸，从而有助于改善终端结构所占芯片面积较高的问题。

技术领域

本申请涉及的领域，尤其是涉及一种高压MOSFET晶体管终端结构及制备方法。

背景技术

目前，高压平面MOSFET晶体管的应用范围基本上都是作为调波开关、同步整流等使用。晶体管的终端结构在平面上环状包围晶体管的有源区，主结位于有源区和终端结构的分界处。由于其工作环境通常为高温高压的恶劣状态，如果晶体管的终端损坏，则会导致晶体管损坏，从而进一步对周围的其他元器件造成损坏。因此，对于终端结构的耐高压性是评估MOS器件的重要参考之一。

现有高压MOS器件的终端结构一般是通过分压环扩展主结的耗尽区的宽度，使得器件能够承受更高的电压，以提高器件的耐压性，分压环也称场环。当电压过大时，需增加分压环的个数以进一步扩展耗尽区。但随着分压环数量的增加，继续增加分压环的作用会减弱。

针对上述中的相关技术，发明人发现该技术中至少存在以下问题：当由于提高器件的耐压性而增加的分压环数量较多时，会而导致MOS器件终端结构的尺寸过大，使得其所占芯片面积比例过大，会引起源区面积的缩小，而影响器件的导通参数。

发明内容

为了改善终端结构的尺寸过大的问题，本申请提供一种高压MOSFET晶体管终端结构及制备方法。

第一方面，本申请提供一种高压MOSFET晶体管终端结构，采用如下技术方案：

衬底层，所述衬底层包括基底和外延层，所述外延层上形成有氧化层，所述氧化层上横向开设有多个掺杂窗口，所述掺杂窗口延伸至所述外延层，多个所述掺杂窗口的尺寸沿远离主结的方向依次变小；

横向变掺杂结构，包括形成于外延层内的多个变掺杂分压环，每个所述变掺杂分压环位于每个掺杂窗口处，所述变掺杂分压环底部下方与所述衬底层之间形成多个结深沿远离主结的方向依次变浅的浮空PN结。

通过采用上述技术方案，当PN结的反向偏压较高时，会发生由于碰撞电离引发的电击穿，即雪崩击穿。在实际的工艺中形成的PN结的边缘处会形成柱面节和球面结，由于曲面效应，会导致电场集中，雪崩击穿将首先在该区域发生，导致期间的耐压性较低。分压环能够对期间起到分压作用，当加在器件上的电压逐渐增大，主结的耗尽区也逐渐往外扩展，当电压增大到主结的雪崩电压之前，反压环的耗尽区已与主结的耗尽区汇合，从而扩展主结的耗尽区，起到降低耗尽区的曲率，减小电场强度的作用。而因为掺杂窗口的逐渐缩小，使得本方案的分压环为变掺杂分压环，本方案的变掺杂分压环的掺杂量逐渐减小，那么浮空PN结的结深逐渐减小，使得终端结构整体上呈现出具有平面结的特性，而平面结的的击穿电压要远大于曲面结，从而相比与传统的分压环，本方案的变掺杂分压环相比于传统的分压环提升器件耐压性的效率更高，因此需要较少的变掺杂分压环即可达到大大提高器件耐压性的效果，从而有助于实现终端结构在保持耐压性的同时保持较小的尺寸，从而有助于改善终端结构所占芯片面积较高的问题。

可选的，所述掺杂窗口包括多个平行设置的平直部沟槽和位于平直部沟槽长度方向的两端的垂直部沟槽，相邻两个掺杂窗口的平直部沟槽之间距离沿远离所述主结的方向依次增大。