[发明专利]一种高压MOSFET晶体管终端结构及制备方法在审
申请号: | 202210264590.3 | 申请日: | 2022-03-17 |
公开(公告)号: | CN114613845A | 公开(公告)日: | 2022-06-10 |
发明(设计)人: | 江子标;刘贺 | 申请(专利权)人: | 江苏铨力半导体有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/40;H01L29/78;H01L21/336 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 213000 江苏省常州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高压 mosfet 晶体管 终端 结构 制备 方法 | ||
1.一种高压MOSFET晶体管终端结构,其特征在于,所述结构包括:
衬底层(11),所述衬底层(11)包括基底和外延层(10),所述外延层(10)上形成有氧化层(9),所述氧化层(9)上横向开设有多个掺杂窗口,所述掺杂窗口延伸至所述外延层(10),多个所述掺杂窗口的尺寸沿远离主结(1)的方向依次变小;
横向变掺杂结构,包括形成于外延层(10)内的多个变掺杂分压环,每个所述变掺杂分压环位于每个掺杂窗口处,所述变掺杂分压环底部下方与所述衬底层(11)之间形成多个结深沿远离主结(1)的方向依次变浅的浮空PN结。
2.根据权利要求1所述的结构,其特征在于,所述掺杂窗口包括多个平行设置的平直部沟槽和位于平直部沟槽长度方向的两端的垂直部沟槽,相邻两个掺杂窗口的平直部沟槽之间距离沿远离所述主结(1)的方向依次增大。
3.根据权利要求2所述的结构,其特征在于,所述垂直部沟槽与所述平直部沟槽的宽度和深度相等。
4.根据权利要求2所述的结构,其特征在于,所述平直部沟槽的宽度和所述垂直部沟槽的宽度沿远离所述主结(1)的方向依次变小,所述平直部沟槽的长度加上平直部沟槽两端的垂直部沟槽的宽度等于所述掺杂窗口的总宽度,每个所述掺杂窗口的总宽度相同。
5.根据权利要求1所述的结构,其特征在于,所述氧化层(9)上形成有多个多晶场板(3),每两个多晶场板(3)间隔一个变掺杂分压环设置。
6.根据权利要求1所述的结构,其特征在于,所述氧化层(9)上形成有截止环(5),所述截止环(5)的导电类型与所述变掺杂分压环相反,所述变掺杂分压环位于截止环(5)与主结(1)之间,所述截止环(5)与变掺杂分压环之间在形成有变掺杂末端节,所述氧化层(9)在所述变掺杂末端结(6)处开设有两个掺杂窗口,两个所述掺杂窗口的一条垂直部沟槽相重合并连通。
7.根据权利要求6所述的结构,其特征在于,所述氧化层(9)上形成有截止环金属场板(4)和源区金属(8),所述源区金属(8)与所述主结(1)通过开设在氧化层(9)上的第一接触孔电连接,所述截止环金属场板(4)与所述截止环(5)通过开设在氧化层(9)上的第二接触孔电连接,所述源区金属(8)和截止环金属场板(4)均一端朝向变掺杂分压环的方向延伸。
8.一种高压MOSFET晶体管终端结构的制备方法,其特征在于,所述方法包括:
S1,提供衬底层(11),在衬底层(11)上生成出氧化层(9),在氧化层(9)上横向开设多个延伸至外延层(10)的掺杂窗口,多个掺杂窗口的尺寸沿远离主结(1)的方向依次变小;
S2,向所述掺杂窗口内注入第一导电掺杂杂质形成终端掺杂区;
S3,扩散所述终端掺杂区的掺杂杂质,在外延层(10)内形成末掺杂终端结和多个变掺杂分压环;
S4,形成有截止环(5)在外延层(10)的内部,截止环(5)导电类型与所述变掺杂分压环导电类型相反,且位于掺杂窗口远离主结(1)的一端;
S5,形成有多个多晶场板(3)位于氧化层(9)上。
9.根据权利要求8所述的制备方法,其特征在于,在S1中,掺杂窗口包含平直部沟槽和位于平直部沟槽长度方向的两端的垂直部沟槽,所述垂直部沟槽和所述平直部沟槽的宽度和深度均相等:
在S5之后还包括:
S6,在氧化层(9)上刻蚀出第一接触孔和第二接触孔,第一接触孔位于主结(1)上方,第二接触孔位于截止环(5)上方;
S7,形成源区金属(8)和截止环金属场板(4),所述截止环金属场板(4)位于所述截止环(5)上方,所述源区金属(8)位于主结(1)上方,且源区金属(8)和截止环金属场板(4)的一端均朝向变掺杂分压环延伸。
10.一种高压MOSFET晶体管终端结构的制备方法,其特征在于,S4还包括:在形成有截止环(5)在外延层(10)的内部之前,在氧化层(9)上开设终端窗口,所述终端窗口延伸至外延层(10),向终端窗口内注入第二导电重掺杂杂质得到截止环(5)掺杂区,通过高温炉管对截止环(5)掺杂去对第二导电重掺杂杂质进行扩散;
S5还包括:在形成有多个多晶场板(3)位于氧化层(9)上之前,对S4后的晶片表面积淀N+掺杂多晶硅并形成多晶硅场板区域,通过干法刻蚀非多晶硅场板区域的掺杂多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏铨力半导体有限公司,未经江苏铨力半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210264590.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类