[发明专利]浅休眠功率状态

说明书

本申请针对一种浅休眠功率状态。存储器系统可包含存储器阵列和控制器。所述存储器系统可从具有第一电流的第一功率状态转变到具有小于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活所述存储器阵列的一或多个组件相关联。所述存储器系统可在从所述第一功率状态转变到所述第二功率状态之后发起定时器。所述存储器系统可确定所述定时器满足阈值，并且基于所述定时器满足所述阈值，从所述第二功率状态转变到具有小于所述第二电流的第三电流的第三功率状态。

相关申请的交叉引用

本专利申请要求何(He)等人于2022年1月19日提交的标题为“浅休眠功率状态(SHALLOW HIBERNATE POWER STATE)”的第17/648,394号美国专利申请以及何(He)等人于2021年3月17日提交的标题为“浅休眠功率状态(SHALLOW HIBERNATE POWER STATE)”的第63/162,140号美国临时专利申请的优先权，所述申请中的每一个转让给本受让人且其中每一个明确地以全文引用的方式并入本文中。

技术领域

技术领域与浅休眠功率状态有关。

背景技术

存储器装置广泛用于在各种电子装置中存储信息，例如计算机、无线通信装置、相机、数字显示器等等。信息通过将存储器装置内的存储器单元编程为各种状态来存储。例如，二进制存储器单元可编程成两个支持状态中的一个，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持超过两个可能状态，其中的任一个可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程为对应状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可以是易失性或非易失性的。易失性存储器单元(例如，DRAM单元)可随时间推移而丢失它们的编程状态，除非它们通过外部电源周期性地刷新。非易失性存储器单元(例如，NAND存储器单元)可将它们的编程状态维持很长一段时间，即使在不存在外部电源的情况下也如此。

发明内容

描述一种设备。在一些实例中，所述设备可包含存储器阵列和与所述存储器阵列耦合的控制器，所述控制器可配置成使所述设备：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与所述存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。

描述一种存储代码的非暂时性计算机可读媒体。在一些实例中，存储代码的所述非暂时性计算机可读媒体可包含指令，所述指令在由电子装置的处理器执行时使所述电子装置：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。