[发明专利]半导体存储装置及其控制方法

说明书

本发明提供长寿命的半导体存储装置及其控制方法。实施方式的半导体存储装置具备：存储晶体管；晶体管，与存储晶体管的栅电极电连接；电压供给线，经由晶体管而与存储晶体管的栅电极电连接；信号供给线，连接于晶体管的栅电极；电容器，以不经由晶体管的方式与存储晶体管的栅电极电连接；及布线，经由电容器而连接于存储晶体管的栅电极与晶体管之间的电流路径。在对于存储晶体管的写入动作的第1定时下，电压供给线的电压是第1电压，信号供给线的电压是第2电压，布线的电压是第3电压。在第2定时下，信号供给线的电压下降为第4电压。在第3定时下，布线的电压上升为第5电压。

关联申请的参照

本申请享受以日本专利申请2021-153609号(申请日：2021年9月21日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

本实施方式涉及半导体存储装置及其控制方法。

背景技术

已知有具备多个存储晶体管的半导体存储装置。

发明内容

本发明所要解决的课题在于提供长寿命的半导体存储装置。

一个实施方式的半导体存储装置具备第1存储晶体管、第1晶体管、第1电压供给线、第1信号供给线、第1电容器及第1布线。第1晶体管与第1存储晶体管的栅电极电连接。第1电压供给线经由第1晶体管而与第1存储晶体管的栅电极电连接。第1信号供给线与第1晶体管的栅电极电连接。第1电容器以不经由第1晶体管的方式与第1存储晶体管的栅电极电连接。第1布线经由第1电容器而连接于第1存储晶体管的栅电极与第1晶体管之间的电流路径。在对于第1存储晶体管的写入动作的第1定时下，第1电压供给线的电压是第1电压，第1信号供给线的电压是第2电压，第1布线的电压是第3电压。在比第1定时靠后的第2定时下，第1信号供给线的电压从第2电压下降为比第2电压小的第4电压。在比第2定时靠后的第3定时下，第1布线的电压从第3电压上升为比第3电压大的第5电压。

附图说明

图1是示出第1实施方式的半导体存储装置的构成的示意性的框图。

图2是示出第1实施方式的半导体存储装置的一部分的构成的示意性的电路图。

图3是示出第1实施方式的半导体存储装置的一部分的构成的示意性的电路图。

图4是示出第1实施方式的半导体存储装置的一部分的构成的示意性的电路图。

图5是示出第1实施方式的半导体存储装置的一部分的构成的示意性的俯视图。

图6是示出第1实施方式的半导体存储装置的一部分的构成的示意性的立体图。

图7是图5的A所示的部分的示意性的放大图。

图8是图6的B所示的部分的示意性的放大图。

图9是用于对读出动作进行说明的示意性的剖视图。

图10是用于对写入动作进行说明的示意性的剖视图。

图11是用于对擦除动作进行说明的示意性的剖视图。

图12是用于对本实施方式的半导体存储装置的写入动作进行说明的示意性的电路图。

图13是用于对本实施方式的半导体存储装置的写入动作进行说明的示意性的波形图。

图14是用于对第2实施方式的半导体存储装置的写入动作进行说明的示意性的波形图。

图15是示出第3实施方式的半导体存储装置的一部分的构成的示意性的剖视图。

图16是示出第4实施方式的半导体存储装置的一部分的构成的示意性的剖视图。