[发明专利]三维存储器及其制作方法以及存储器系统

说明书

本公开实施例公开了一种三维存储器及其制作方法，所述三维存储器包括：衬底；沿垂直于衬底的方向层叠设置的至少两个存储阵列；每个存储阵列包括：堆叠结构，堆叠结构包括顶部选择栅，顶部选择栅位于堆叠结构相对远离衬底的一侧；贯穿堆叠结构的多个沟道柱；隔断顶部选择栅的顶部选择栅切线；其中，沿平行于衬底的方向，顶部选择栅切线位于相邻两个沟道柱之间；其中，至少两个存储阵列中的相互层叠设置的沟道柱电连接。

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种三维存储器及其制作方法以及存储器系统。

背景技术

随着5G、互联网的飞速发展，万物互联已成为未来的趋势，社会对于大存储容量的需求日益增加。3D NAND存储器因其较高的存储单元集成度，成为目前主流的存储器件。

3D NAND存储器包括阵列区和外围电路区，阵列区包括具有存储单元的核心区域。随着阵列区的堆叠结构层数的不断增加，存储层数增加，形成贯穿该堆叠结构的深孔(该深孔后续用于形成存储单元)蚀刻工艺难度越来越大，因此，可采用先后形成堆叠设置的多个层数较少的子堆叠结构，每个子堆叠结构中对应的存储单元彼此互连，以此来降低形成存储单元的难度。

然而，对于包括多个子堆叠结构的存储器，编程干扰(Program Disturb)较为严重。因此，如何减少存储器内部的编程干扰，成为亟待解决的问题。

发明内容

有鉴于此，本公开实施例提供一种三维存储器及其制作方法以及存储器系统。

根据本公开实施例的第一方面，提供一种三维存储器，包括：

衬底；

沿垂直于衬底的方向层叠设置的至少两个存储阵列；

每个所述存储阵列包括：

堆叠结构，所述堆叠结构包括导电的顶部选择栅，所述顶部选择栅位于所述堆叠结构相对远离所述衬底的一侧；

贯穿所述堆叠结构的多个沟道柱；

隔断所述顶部选择栅的顶部选择栅切线；其中，沿平行于所述衬底的方向，所述顶部选择栅切线位于相邻两个所述沟道柱之间；

其中，所述至少两个存储阵列中的相互层叠设置的所述沟道柱电连接。

根据本公开实施例的第二方面，提供一种三维存储器，包括：

衬底；

第一堆叠结构，包括第一顶部选择栅；所述第一顶部选择栅位于所述第一堆叠结构相对远离所述衬底的一侧；

贯穿所述第一堆叠结构的多个第一沟道柱；

隔断所述第一顶部选择栅的第一顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第一顶部选择栅切线位于相邻两个所述第一沟道柱之间；

第二堆叠结构，包括第二顶部选择栅；所述第二顶部选择栅位于所述第二堆叠结构相对远离所述衬底的一侧；

贯穿所述第二堆叠结构的多个第二沟道柱；

隔断所述第二顶部选择栅的第二顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第二顶部选择栅切线位于相邻两个所述第二沟道柱之间；

所述第一堆叠结构和所述第二堆叠结构沿垂直于衬底的方向层叠设置；其中，层叠设置的所述第一沟道柱与所述第二沟道柱电连接。

根据本公开实施例的第三方面，提供一种存储器系统，包括：

存储器，包括上述的三维存储器；

存储器控制器，耦合到所述存储器并且被配置为控制所述存储器。