[发明专利]选择栅极栅极诱导漏极泄漏增强在审
申请号: | 202210198079.8 | 申请日: | 2022-03-02 |
公开(公告)号: | CN115019845A | 公开(公告)日: | 2022-09-06 |
发明(设计)人: | A·法鲁辛;刘海涛;M·J·金 | 申请(专利权)人: | 美光科技公司 |
主分类号: | G11C5/06 | 分类号: | G11C5/06;G11C5/12;G11C16/10;G11C16/34 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王龙 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 选择 栅极 诱导 泄漏 增强 | ||
1.一种存储器装置,其包括:
存储器单元串;
数据线;
晶体管,其将所述数据线耦合到所述存储器单元串,所述晶体管具有沟道结构和栅极,所述沟道结构与所述栅极分离;以及
插塞,其将所述数据线耦合到所述沟道结构,其中所述插塞覆盖所述沟道结构,所述插塞具有接触所述沟道结构的一或多个导电区和接触所述沟道结构的一或多个非导电区,使得所述插塞为所述数据线与所述沟道结构之间的分割式接触件。
2.根据权利要求1所述的存储器装置,其中所述插塞的所述一或多个导电区相对于所述沟道结构的掺杂重度掺杂。
3.根据权利要求2所述的存储器装置,其中所述一或多个导电区的重度掺杂导电区的末端与所述栅极的顶部层级对准。
4.根据权利要求2所述的存储器装置,其中所述一或多个导电区的重度掺杂导电区的末端在所述栅极的顶部层级上方。
5.根据权利要求2所述的存储器装置,其中所述一或多个导电区的重度掺杂导电区的末端在所述栅极的顶部层级下方。
6.根据权利要求1所述的存储器装置,其中所述一或多个导电区包含四个或四个以上导电区。
7.根据权利要求1所述的存储器装置,其中所述晶体管的所述沟道结构的材料延伸到所述存储器单元且穿过所述存储器单元作为所述存储器单元的沟道结构,其中所述晶体管和所述存储器单元的所述沟道结构结构化为衬底上方的支柱中的圆柱形类区。
8.根据权利要求1所述的存储器装置,其中所述沟道结构包围介电材料的核心,且所述一或多个非导电区包含所述介电材料。
9.一种存储器系统,其包括:
多个存储器装置,其中所述存储器装置中的一或多个包含:
数据线;
存储器阵列,其具有存储器单元串,其中每一串形成在支柱中且耦合到形成在所述支柱中的晶体管,所述晶体管将所述串耦合到所述数据线中的一个数据线,所述晶体管具有沟道结构和栅极,所述沟道结构与所述栅极分离,所述晶体管结构化有接触插塞以耦合到所述数据线的所述沟道结构,其中所述插塞覆盖所述沟道结构,所述插塞具有接触所述沟道结构的一或多个导电区和接触所述沟道结构的一或多个非导电区,使得所述插塞为所述数据线与所述沟道结构之间的分割式接触件;以及
存储器控制器,其包含处理电路系统,所述处理电路系统包含一或多个处理器,所述存储器控制器配置成执行包括通过将擦除电压施加到所述晶体管的所述栅极来对所述存储器阵列的所选串执行擦除操作的操作,所述晶体管将所述所选串耦合到与所述所选串相关联的所述数据线。
10.根据权利要求9所述的存储器系统,其中所述插塞的所述一或多个导电区相对于所述沟道结构的掺杂重度掺杂。
11.根据权利要求10所述的存储器系统,其中所述一或多个导电区的重度掺杂导电区的末端与所述栅极的顶部层级对准。
12.根据权利要求10所述的存储器系统,其中所述一或多个导电区的重度掺杂导电区的末端在所述栅极的顶部层级上方。
13.根据权利要求9所述的存储器系统,其中所述一或多个导电区的数目为四。
14.一种形成存储器装置的存储器阵列的方法,所述方法包括:
形成存储器单元串;
形成晶体管以将数据线耦合到所述存储器单元串,包含形成具有沟道结构和栅极的所述晶体管,所述沟道结构与所述栅极分离;
形成插塞以将所述数据线耦合到所述沟道结构,其中所述插塞覆盖所述沟道结构,使得所述插塞具有接触所述沟道结构的一或多个导电区和接触所述沟道结构的一或多个非导电区,使得所述插塞为到所述沟道结构的分割式接触件;以及
形成所述数据线以耦合到所述插塞。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210198079.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于端点的在线服务商店
- 下一篇:一种基于互联网的企业管理综合学习服务系统