[发明专利]一种自动校准AD9361板卡的方法、装置、设备及存储介质

说明书

本发明涉及电子通信技术领域，公开了一种自动校准AD9361板卡的方法、装置、设备及存储介质，其中的方法是配合FPGA技术，遍历确定出能基于伪随机二进制序列得到校验正确结果的可用值和/或可用延迟值，并从多个可用值和/或多个可用延迟值中选出最佳可用数值来配置内部寄存器0x006/7的值和/或输入/输出延迟单元的延迟值，从而自动化完成对AD9361板卡接收路径及发射路径的校准调整，不但使得FPGA程序无需在每次AD9361板卡生产时都独立地编译，还可极大减少人工操作，避免处理麻烦，快速准确地校准多张AD9361板卡上单个或多个AD9361模块的RX路径，进而利于以后批产时生产人员的操作，大大提高生产效率。

技术领域

本发明属于电子通信技术领域，具体地涉及一种自动校准AD9361板卡的方法、装置、设备及存储介质。

背景技术

AD9361芯片是ADI公司推出的一款面向3G/4G基站应用的且具有高性能及高集成度的射频捷变收发器，并采用10mm×10mm的144引脚芯片级球栅阵列封装方式进行封装。所述AD9361芯片的工作频率为70MHz～6GHz，涵盖了大部分特许执照和免执照频段，支持可调谐200kHz～56MHz的通道带宽，且具有高度的可编程能力，因此基于所述AD9361芯片的AD9361模块（即由AD9361芯片及其外围电路组成）常与现场可编程逻辑门阵列FPGA（FieldProgrammable Gate Array）模块（即由FPGA芯片、若干外设寄存器及它们的外围电路组成）一起搭配布置在电路板上，构成一张实现信号无线收发功能的AD9361板卡。例如在单系统支持8×8 MIMO（Multiple Input Multiple Output，多进多出技术）的软件无线电系统中，可在一块高速背板上搭载4块所述AD9361板卡，并在每块AD9361板卡上布置一个FPGA模块和四个AD9361模块，其中，所述FPGA模块的主要功能是为所述AD9361模块提供时钟数据接口，并对数据接口上的信号提供时序控制，所述AD9361模块的且用于配置的SPI接口（Serial Peripheral Interface，串行外设接口）都通信连接诸如PowerPC（PerformanceOptimization With Enhanced RISC–Performance Computing，有时简称PPC，是一种精简指令集架构的中央处理器）处理器/DSP（Digital Signal Processing，数字信号处理）处理器等上位机，所述AD9361模块的时钟数据接口都通信连接该FPGA模块。

在AD9361板卡的具体电路结构中，AD9361模块的数据发射端口及数据接收端口都是连接在FPGA模块上，并且对应的发送通道线路和接收通道线路都有时钟信号线（即CLK线）、数据信号线（即DATA线）和用于架构FRAME指示的指示信号线（其也需要调整IODELAY值），而由于这些通道线路存在诸如硬件走线（例如不等长）等原因，将导致在信号接收时各路数字信号到达FPGA模块的时间与期望时间可能不一致和/或在信号发射时各路数字信号到达AD9361模块的时间与期望时间可能不一致（即跟芯片手册要求的时钟/数据信号时序图有差异，比如错位），进而造成接收到的信号出现波形失真和/或发射出的信号出现杂散等问题，因此在使用AD9361板卡前，需要对AD9361板卡的接收路径（也称RX路径）和/或发射路径（也称TX路径）进行校准处理，避免出现前述问题。