[发明专利]一种测试向量生成方法、装置及存储介质

说明书

本申请公开了一种测试向量生成方法、装置及存储介质，涉及芯片领域，方法包括：获取测试芯片的测试网表，测试网表中包含测试芯片的扫描链中所有逻辑电路的测试节点及对应的测试管脚；根据测试网表确定测试芯片的目标测试类型和测试管脚的信号值，信号值用于对测试芯片的测试节点进行故障检测；基于测试管脚和测试值进行逻辑仿真，根据仿真输出值生成测试管脚的测试向量，并对具有相同测试向量的所述测试节点进行合并，获得合并后的目标测试向量。本发明通过标定测试网表中测试节点的方式来生成测试节点的测试向量，相比于根据测试管脚的数量来检测测试芯片，可以实现对测试向量的去冗余，且可以减少检测次数，提高芯片检测的测试效率。

技术领域

申请实施例涉及芯片领域，特别涉及本一种测试向量生成方法、装置及存储介质。

背景技术

测试向量就是用来测试芯片内部扫描链的一种激励信号。在芯片设计阶段，为了确保芯片的功能性测试，会在芯片内部植入一些特殊结构的逻辑电路，以便在设计完成后进行电路测试。例如扫描链(Scan Chain)等，工程师可以根据通过测试机输入的测试向量和输出结果来判断芯片的性能和故障，防止损坏的芯片流入下一个阶段而造成更大的损失。

相关技术中，为了达到有效的测试覆盖率，通常会根据测试芯片的输入管脚数量生成测试量。例如测试芯片有10个输入管脚，最简单且快捷的方法就是对这10个管脚依次输入0，1这两个值，然后得到对应的输出值，相应会产生2^10次方条测试向量来满足测试芯片的故障覆盖率。随着芯片工艺日趋变小，芯片中用于实现功能逻辑的门电路的数目成几何级的增长，测试机的检测时间会变长，检测效率低下，且投入成本也会相应增多。

发明内容

本申请提供了一种测试向量生成方法、装置及存储介质，解决现有对测试芯片的测试向量过多而降低检测效率的问题。

一方面，提供一种测试向量生成方法，所述方法包括：

获取测试芯片的测试网表，所述测试网表中包含所述测试芯片的扫描链中所有逻辑电路的测试节点及对应的测试管脚，所述测试节点为逻辑电路中相邻两个逻辑门电路的连接点；

根据所述测试网表确定所述测试芯片的目标测试类型和测试管脚的信号值，信号值用于对所述测试芯片的所述测试节点进行故障检测；

基于测试管脚和信号值进行逻辑仿真，根据仿真输出值生成测试管脚的测试向量，并对具有相同测试向量的所述测试节点进行合并，获得合并后的目标测试向量。

另一方面，提供了一种测试向量生成装置，所述装置包括：

获取模块，用于获取测试芯片的测试网表，所述测试网表中包含所述测试芯片的扫描链中所有逻辑电路的测试节点及对应的测试管脚，所述测试节点为逻辑电路中相邻两个逻辑门电路的连接点；

确定模块，用于根据所述测试网表确定所述测试芯片的目标测试类型和测试管脚的信号值，信号值用于对所述测试芯片的所述测试节点进行故障检测；

生成模块，用于基于测试管脚和信号值进行逻辑仿真，根据仿真输出值生成测试管脚的测试向量，并对具有相同测试向量的所述测试节点进行合并，获得合并后的目标测试向量。

另一方面，提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述测试向量生成方法。

另一方面，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，所述计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取所述计算机指令，处理器执行所述计算机指令，使得所述计算机设备执行上述任一方面所述的测试向量生成方法。