[发明专利]一种基于存储器低功耗开关引脚的良率测试电路及方法

说明书

本发明公开了一种基于存储器低功耗开关引脚的良率测试电路及方法，包括DFT模式控制模块、MBIST控制模块、系统电路模块和控制引脚连接模块，DFT模式控制模块，用于控制并设定LPD引脚的值并提供测试模式和系统模式的模式之间的切换信号ALL_TEST；MBIST控制模块，用于控制并提供使能信号，并将测试模式切换至MBIST模式；测试模式包括MBIST模式；所述系统电路模块，用于控制并提供使能信号和LPD引脚的值；控制引脚连接模块，用于根据DFT模式控制模块、MBIST控制模块、系统电路模块生成的测试模式，插入测试回路，控制存储器相应引脚的连接及测试。本发明保证存储器的功能性引脚正常工作，提高良率。

技术领域

本发明涉及集成电路IC技术领域，具体涉及一种基于存储器低功耗开关引脚的良率测试电路及方法。

背景技术

基于集成电路IC领域，随着其使用工艺的逐渐更新、进化，芯片功耗成为了大多数设计的技术难题，从而引申出低功耗的设计以及相关器件的市场需求。尤其在测试领域，针对低功耗测试有着尤为重要的关注度。结合器件概念来说，如何实现器件的低功耗测试将成为日趋复杂的一个难题，亦是急需去完善解决的课题。

发明内容

本发明所要解决的技术问题是现有技术中大多是针对芯片读写功能测试，而缺乏基于存储器的低功耗功能性引脚测试电路及方法，本发明目的在于提供一种基于存储器低功耗开关引脚的良率测试电路及方法，本发明不研究低功耗引脚功能测试，而从严谨的意义和角度，针对如何保证该低功耗引脚(Low Power Down,LPD)能够正常在“低电平”和“高电平”之间切换，从而保证其节省功耗的功能不会受到影响。例如该低功耗引脚(Low PowerDown,LPD)存在“固定故障”时，是否可以在测试过程中用测试手段通过验证其存在的故障问题，从而保证且进一步提高存储器的故障检出率。本发明解决了以上这种可能存在的固定故障问题，提供了一种电路层面以及验证思想的测试思路，保证存储器的功能性引脚正常工作，以提高测试的准确性，从而提高芯片的良率。

本发明通过下述技术方案实现：

第一方面，本发明提供了一种基于存储器低功耗开关引脚的良率测试电路，该测试电路包括DFT模式控制模块(TDR)、MBIST控制模块、系统电路模块和控制引脚连接模块，所述DFT模式控制模块(TDR)、MBIST控制模块、系统电路模块通过所述控制引脚连接模块对应连接存储器的相应引脚；

所述DFT模式控制模块(TDR)，用于控制并设定LPD引脚的值并提供测试模式(DFT模式)和系统模式(Function模式)的模式之间的切换信号ALL_TEST；

所述MBIST控制模块，用于控制并提供使能信号CEB/WEB/REB，并将测试模式(DFT模式)切换至MBIST模式；所述测试模式包括MBIST模式；

所述系统电路模块，用于控制并提供使能信号CEB/WEB/REB和LPD引脚的值；

所述控制引脚连接模块，用于根据DFT模式控制模块(TDR)、MBIST控制模块、系统电路模块生成的测试模式，插入测试回路，控制存储器相应引脚的连接及测试。

进一步地，所述控制引脚连接模块包括或门OR1、第一选择器MUX A、第二选择器MUX B和第三选择器MUX C；

所述或门OR1的A输入端连接DFT模式控制模块的输出端LPD引脚(LPD引脚@MBISTmode)，所述或门OR1的B输入端连接MBIST控制模块的存储器控制信号(CEB/REB/WEB)，所述或门OR1的Z输出端连接第二选择器MUX B的B2输入端；

所述第一选择器MUX A的A1输入端连接系统电路模块的低功耗引脚LPD，所述第一选择器MUX A的A2输入端连接DFT模式控制模块的输出端LPD引脚(LPD引脚@MBIST mode)，所述第一选择器MUX A的S选择使能端连接模式切换信号ALL_TEST，所述第一选择器MUX A的Z输出端连接存储器的低功耗引脚LPD；