[发明专利]遮蔽处理器的核的功率状态

权利要求书

1.一种处理器，包括：

核，所述核用于执行指令；以及

核周边逻辑，所述核周边逻辑被耦合到所述核，所述核周边逻辑包括：

具有第一存储的结构接口逻辑，所述第一存储用于在所述核处于低功率状态时存储所述核的状态信息，

其中所述核周边逻辑用于使在所述核与非核之间耦合的管芯间互连在所述核进入低功率状态期间能被维持在活跃状态，并且

其中所述结构接口逻辑包括监听逻辑，所述监听逻辑用于在所述核处于所述低功率状态时从请求方接收监听请求，并在所述核将保持在所述低功率状态时将监听响应发送给所述请求方。

2.如权利要求1所述的处理器，其特征在于，所述核周边逻辑用于使所述核的功率状态能对所述非核透明，以使所述非核能在所述核进入所述低功率状态的进入流程期间维持多个待决事务，而不排空所述多个待决事务。

3.如权利要求1或2所述的处理器，其特征在于，所述核周边逻辑进一步包括边带事件逻辑，所述边带事件逻辑用于接收并存储经由被耦合到所述核周边逻辑的边带互连而接收的一个或多个边带事件，所述边带事件逻辑用于向功率控制器通知关于所述一个或多个边带事件的接收，以使所述功率控制器能确定是否要使所述核退出所述低功率状态来处理所述一个或多个边带事件中的至少一个。

4.如权利要求1至3中任一项所述的处理器，其特征在于，所述核进一步包括报告寄存器，所述报告寄存器用于存储在所述核退出所述低功率状态之后、在恢复来自所述核的存储器的保持部分的状态信息期间的与不可纠正的错误的发生相关联的错误信息。

5.如权利要求4所述的处理器，其特征在于，所述核将执行微代码来将来自所述报告寄存器的所述错误信息写入到机器校验架构存储，以使机器校验架构错误能被提出。

6.如权利要求1至5中任一项所述的处理器，其特征在于，所述核是用于执行指令的多个核中的一个核。

7.如权利要求1至6中任一项所述的处理器，进一步包括：

监测器逻辑，所述监测器逻辑用于在所述核处于低功率状态时监测一个或多个被监测位置以对存储在其中的值进行更新，其中在此类更新后，所述结构接口逻辑用于将唤醒请求传达到所述核。

8.如权利要求1至7中任一项所述的处理器，其特征在于，所述结构接口逻辑处于第一功率域，在所述核处于所述低功率状态时所述第一功率域被提供功率和时钟信号。

9.如权利要求8所述的处理器，其特征在于，所述核处于第二功率域，所述处理器进一步包括：

功率控制单元，所述功率控制单元用于独立地控制所述第一功率域和所述第二功率域的功率。

10.一种处理器中的方法，包括：

在所述处理器的核处于低功率状态时，将所述核的状态信息存储在所述处理器的核周边逻辑的结构接口逻辑的第一存储中；

由所述核周边逻辑使在所述核与非核之间耦合的管芯间互连在所述核进入低功率状态期间能被维持在活跃状态；以及

由所述结构接口逻辑的监听逻辑在所述核处于所述低功率状态时从请求方接收监听请求，并且由所述监听逻辑在所述核将保持在所述低功率状态时将监听响应发送给所述请求方。

11.如权利要求10所述的方法，进一步包括：

由所述核周边逻辑使所述核的功率状态能对所述非核透明；以及

由所述核周边逻辑使所述非核能在所述核进入所述低功率状态的进入流程期间维持多个待决事务，而不排空所述多个待决事务。