[发明专利]三维存储器及其制造方法

说明书

本公开涉及一种三维存储器及其制造方法、存储装置。该方法包括：形成第一堆叠块；在所述第一堆叠块形成第一台阶结构；沿所述第一堆叠块的堆叠方向，在所述第一堆叠块的一侧形成第二堆叠块；在所述第二堆叠块形成第二台阶结构，其中，所述第一台阶结构和所述第二台阶结构中的至少一个包括至少一对同位台阶，一对所述同位台阶在所述堆叠方向的垂面内间隔设置；以及在所述第一台阶结构的所述一侧形成多个导电通道，其中，所述导电通道与所述第一台阶结构或所述第二台阶结构中对应的台阶电连接，每一对所述同位台阶通过所述导电通道相互电连接。

技术领域

本申请涉及半导体领域，更具体的，涉及一种三维存储器及其制造方法。

背景技术

人们期望存储器件的存储容量逐渐加大。然而在增大存储器件的存储容量或者存储密度时可能会遇到一些新的问题，例如工艺复杂、制造难度高、成本上涨等。

随着三维存储器堆叠层数的增加，为了控制三维存储器的尺寸同时提升存储密度，可以选择减薄每层的厚度。然而用于导电的栅极层厚度变薄的同时，会使得其电阻变大，进而会产生较大的电阻-电容延迟(RC延迟)。此外，栅极层的厚度控制在一定厚度时，整个堆叠结构的高度随着层数的增多变得很高，对这样较高的堆叠结构进行深度刻蚀或填充等加工工艺都会有较多的困难。

发明内容

本申请的实施例提供了一种制造三维存储器的方法，该方法包括：形成第一堆叠块；在所述第一堆叠块形成第一台阶结构；沿所述第一堆叠块的堆叠方向，在所述第一堆叠块的一侧形成第二堆叠块；在所述第二堆叠块形成第二台阶结构，其中，所述第一台阶结构和所述第二台阶结构中的至少一个包括至少一对同位台阶，一对所述同位台阶在所述堆叠方向的垂面内间隔设置；以及在所述第一台阶结构的所述一侧形成多个导电通道，其中，所述导电通道与所述第一台阶结构或所述第二台阶结构中对应的台阶电连接，每一对所述同位台阶通过所述导电通道相互电连接。

在一些实施方式中，方法还包括：在所述多个导电通道的背离所述第一台阶结构的一侧形成与所述导电通道电连接的互连层，其中，所述第一台阶结构和所述第二台阶结构中的至少一者包括至少一对通过所述互连层中的金属互连而电连接的台阶。

在一些实施方式中，沿一对所述同位台阶相对的方向，所述第二台阶结构位于所述第一台阶结构的两侧。

在一些实施方式中，方法还包括：在形成所述第二堆叠结构的步骤之前，在所述第一台阶结构的所述一侧形成第一绝缘填充体；在所述第二台阶结构背离所述第一台阶结构的一侧形成第二绝缘填充体；以及其中，连接至所述第一台阶结构的导电通道穿过所述第一绝缘填充体以及所述第二绝缘填充体，连接至所述第二台阶结构的导电通道穿过所述第二绝缘填充体。

在一些实施方式中，所述方法还包括：在所述第一堆叠块的相对两侧分别形成第三堆叠块和第五堆叠块；在所述第三堆叠块和所述第五堆叠块之间形成第七堆叠块；在所述第二堆叠块的相对两侧分别形成第四堆叠块和第六堆叠块；以及在所述第四堆叠块和所述第六堆叠块之间形成第八堆叠块。

在一些实施方式中，所述第一台阶结构包括至少一对所述同位台阶，一对所述同位台阶中的一个与所述第三堆叠块连接，另一个与所述第五堆叠块连接，在所述第七堆叠块形成与所述第一台阶结构至少部分相同的第一孪生台阶结构；或者所述第二台阶结构包括至少一对所述同位台阶，一对所述同位台阶中的一个与所述第四堆叠块连接，另一个与所述第六堆叠块连接，在所述第八堆叠块形成与所述第二台阶结构至少部分相同的第二孪生台阶结构。

在一些实施方式中，所述第一台阶结构和所述第二台阶结构二者中的至少一者包括多个位于不同深度处的阶梯。

在一些实施方式中，该方法还包括：形成所述多个位于不同深度处的阶梯的步骤，包括：确定每个所述阶梯的待刻蚀深度，其中，所述待刻蚀深度是一个所述阶梯的高度的整数倍；以及同步刻蚀至少两个所述阶梯，其中，每次所述同步刻蚀的深度是一个所述阶梯的高度的整数倍。