[发明专利]具有堆叠沟槽触点和无栅极盖层的栅极触点的晶体管装置

说明书

本文描述了具有沟槽触点并且具有栅极触点(VCG)的制造工艺和所得的晶体管装置，所述沟槽触点具有彼此堆叠的两个部分(第一沟槽触点(TCN1)和第二沟槽触点(TCN2))。在这种晶体管装置中，TCN1可以与相邻栅极自对准，并且可以用于进行单元级连接，TCN2也可以进行单元级连接并且可以在自对准TCN1形成之后提供，并且具有倒锥形形状，TCN2周围的间隔体可以是比常规间隔体材料更高介电常数的电介质材料，并且VCG可以在不存在任何栅极盖层的情况下或者在仅使用薄的临时栅极盖层之后形成。本文描述的制造工艺和晶体管装置可以在增加的边缘放置误差容限、成本效率和器件性能方面提供若干改进。

技术领域

本公开内容总体上涉及半导体器件领域，并且更具体地，涉及晶体管装置。

背景技术

场效应晶体管(FET)(例如，金属-氧化物-半导体(MOS)FET(MOSFET))是一种包括源极、漏极和栅极端子并且使用电场来控制流经器件的电流的三端子器件。FET通常包括半导体沟道材料、提供于沟道材料中的源极和漏极区域、以及至少包括栅极电极材料并且还可以包括栅极电介质材料的栅极堆叠体，该栅极堆叠体提供于源极区域与漏极区域之间的沟道材料的一部分上方。因为栅极电极材料常常包括金属，所以晶体管的栅极通常被称为“金属栅极”。

最近，具有非平面架构的FET(例如，FinFET(有时也被称为“环绕栅极晶体管”或“三栅极晶体管”))和纳米带/纳米线晶体管(有时也被称为“全环绕栅极晶体管”)已经作为具有平面架构的晶体管的替代而得到了广泛探索。

附图说明

通过以下具体实施方式，结合附图，将容易理解实施例。为了方便这种描述，类似的附图标记指示类似的结构元件。在附图的图中通过举例而非限制的方式示出了实施例。

图1是根据本公开内容的一些实施例的示例FinFET的透视图。

图2是示例集成电路(IC)结构的俯视图，其中可以实施根据本公开内容的各种实施例的具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层(cap)的栅极触点的晶体管装置。

图3是根据本公开内容的一些实施例的与图2的IC结构类似的IC结构的俯视图，其进一步示出了具有堆叠沟槽触点和无栅极盖层的栅极触点的示例晶体管装置。

图4提供了根据本公开内容的一个实施例的制造具有晶体管装置的IC结构的示例方法的流程图，该晶体管装置具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点。

图5A-图5H是示出根据本公开内容的一些实施例的使用图4的方法制造具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的晶体管装置的不同示例阶段的侧视截面图。

图6A-图6C是示出根据本公开内容的一些实施例的使用图4的方法制造具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的替代晶体管装置的不同示例阶段的侧视截面图。

图7A-图7B是示出根据本公开内容的一些实施例的可以附加到图4的方法实施的制造具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的替代晶体管装置的不同示例阶段的侧视截面图。

图8A和图8B分别是根据本文公开的任何实施例的可以包括具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的一个或多个晶体管装置的晶圆和管芯的俯视图。

图9是根据本文公开的任何实施例的可以包括具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的一个或多个晶体管装置的IC封装的侧视截面图。

图10是根据本文公开的任何实施例的可以包括具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的一个或多个晶体管装置的IC器件组件的侧视截面图。

图11是根据本文公开的任何实施例的可以包括具有一个或多个堆叠沟槽触点和一个或多个无栅极盖层的栅极触点的一个或多个晶体管装置的示例计算设备的框图。