[发明专利]动态存储器及SOC芯片

说明书

本申请提供一种动态存储器以及SOC芯片，动态存储器包括衬底和设置在衬底上的多个存储单元，存储单元下层MOS管组件和上层MOS管组件，通过在下层MOS管组件中设置第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极电容可作为存储单元的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器的衬底材料是硅，因此动态存储器可以作为嵌入式存储器与SOC芯片、处理器芯片等制作在同一个硅晶圆上，通过使第一MOS管和第二MOS管共用源极，因此减少了第一MOS管和第二MOS管在衬底上所占的面积，结构布局更加紧凑，在将动态存储器制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。

技术领域

本申请涉及半导体器件技术领域，具体而言，本申请涉及一种动态存储器及SOC芯片。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器越来越广泛地被应用于服务器、智能手机、个人电脑等电子装置之中。

DRAM存储器通常包括多个存储单元，为了提高DRAM存储器的容量，需要增加存储单元的数量。然而，增加存储单元的数量又占用较大的面积，使得结构不够紧凑，不利于器件的集成。

发明内容

本申请针对现有方式的缺点，提出一种动态存储器及SOC芯片，用以解决现有技术中DRAM存储器存在的占用面积较大和结构不够紧凑的问题。

第一个方面，本申请实施例提供了一种动态存储器，包括衬底和设置在所述衬底上的多个存储单元，所述存储单元包括：

下层MOS管组件，设置在所述衬底上，包括第一MOS管和第二MOS管，所述衬底的材料包括硅；

上层MOS管组件，设置在所述下层MOS管组件上，包括第三MOS管和第四MOS管，所述第一MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的栅极与所述第四MOS管的漏极电连接；

两条读字线，设置在所述衬底上，分别与所述第一MOS管的漏极和所述第二MOS管的漏极电连接；

读位线，设置在所述衬底上，与所述第一MOS管的源极和所述第二MOS管的源极电连接；

两条写字线，分别与所述第三MOS管的栅极和所述第四MOS管的栅极电连接；

写位线，与所述第三MOS管的源极和所述第四MOS管的源极电连接；

其中，所述第一MOS管和所述第二MOS管共用源极，所述第三MOS管和所述第四MOS管共用源极。

可选的，所述第三MOS管和所述第四MOS管为金属氧化物半导体管，所述金属氧化物的材料包括ITO、IWO或IGZO。

可选的，所述第一MOS管的源极和所述第二MOS管的源极通过接触点与所述读位线电连接。

可选的，所述第一MOS管包括第一漏极，所述第二MOS管包括第二漏极，所述读字线包括第一读字线和第二读字线，所述第一漏极通过通孔与所述第一读字线电连接，所述第二漏极通过通孔与所述第二读字线电连接。

可选的，所述第三MOS管和所述第四MOS管的源极通过接触点与所述写位线电连接。

可选的，所述第三MOS管包括第三栅极，所述第四MOS管包括第四栅极，所述写字线包括第一写字线和第二写字线；

所述第一写字线复用为所述第三栅极；和/或，所述第二写字线复用为所述第四栅极。

可选的，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；