[发明专利]供电电路及非挥发存储器芯片

权利要求书

1.一种供电电路，其特征在于，包括：

储能电路，用于接收电源电压和时钟信号，在所述时钟信号为上升沿信号的情况下储存电荷，在所述时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源电压提供输出电源；

SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；

所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；

所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与芯片的数据输出管脚导通。

2.根据权利要求1所述的供电电路，其特征在于，所述储能电路包括：

第一PMOS管，漏极用于接收电源电压，所述第一PMOS管的栅极用于接收时钟信号，第一PMOS管的源极与第一电容的上极板连接；

所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；

所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；

所述第二电容，下极板用于接收时钟信号。

3.根据权利要求1所述的供电电路，其特征在于，所述电平转移电路包括：

第二PMOS管，源极分别与所述储能电路和第三PMOS管的源极电连接，所述第二PMOS管的栅极分别与第三PMOS管的漏极和第三NMOS管的漏极电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第三PMOS管的栅极电连接；

所述第三PMOS管，源极与所述储能电路电连接；所述第三PMOS管的漏极分别与输出反相器和所述第三NMOS管的漏极电连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极电连接；

所述第二NMOS管，栅极与电平转换反相器的第一端电连接，所述第二NMOS管的源极接地；

所述第三NMOS管，栅极与所述SPI数据协议处理模块电连接；所述第三NMOS管的源极接地；所述第三NMOS管的漏极与所述输出反相器电连接；

所述电平转换反相器，第二端与所述SPI数据协议处理模块电连接，所述电平转换反相器的第三端用于接收电源电压。

4.根据权利要求1所述的供电电路，其特征在于，所述输出反相器包括：

第四PMOS管，栅极分别与所述电平转移电路和第四NMOS管的栅极电连接；所述第四PMOS管的源极与所述储能电路电连接；所述第四PMOS管的漏极分别与第四NMOS管的漏极和所述数据输出管脚电连接；

第四NMOS管，源极接地，所述第四PMOS管的栅极与所述电平转移电路电连接；所述第四PMOS管的漏极与所述数据输出管脚电连接。

5.根据权利要求1至4任一项所述的供电电路，其特征在于，在所述时钟信号为上升沿信号的情况下，所述时钟信号的电压值与所述电源电压相等。

6.根据权利要求1至4任一项所述的供电电路，其特征在于，所述电源电压与所述第一NMOS管的阈值电压之间的差值大于所述第一PMOS管的阈值电压。

7.一种非挥发存储器芯片，其特征在于，包括权利要求1至6任一项所述的供电电路。

8.根据权利要求7所述的非挥发存储器芯片，其特征在于，所述芯片还包括：

电源管脚，与所述供电电路电连接，所述电源管脚用于为所述供电电路提供电源电压；

时钟输入管脚，与所述供电电路电连接，所述时钟输入管脚用于将时钟信号输入所述供电电路；

接地管脚，与所述供电电路电连接，所述接地管脚用于将所述供电电路接地；

数据输出管脚，与所述供电电路连接，所述数据输出管脚用于接收所述供电电路提供的输出电源。