[发明专利]一种多相位时钟生成电路和时钟调相方法

权利要求书

1.一种多相位时钟生成电路，其特征在于，包括：

四相信号生成模块，对输入信号进行T/4，T/2，3T/4的延时，得到具有0°，90°，180°，270°相移的四相信号，并输出给数字移相模块；

控制码生成模块，设定控制码信号，并输出给数字移相模块；

数字移相模块，接收所述四相信号和控制码信号，以使用所述控制码信号调整所述四相信号。

2.根据权利要求1所述的一种多相位时钟生成电路，其特征在于，

所述四相信号生成模块通过代码生成方式实现。

3.根据权利要求1或2所述的一种多相位时钟生成电路，其特征在于，

所述控制码生成模块使用温度计码的编码方式来实现控制码信号的设定。

4.根据权利要求3所述的一种多相位时钟生成电路，其特征在于，

所述控制码生成模块中，相邻的控制信号发生变动时只能依次改变一位数值，每个单个最小二乘步长是通过控制信号仅改变一个电流控制元件的状态来实现或者翻转极性开关中的一个来实现。

5.根据权利要求1或4所述的一种多相位时钟生成电路，其特征在于，

所述数字移相模块由电阻合成模块、双路差分放大模块、多输出恒流源模块组成，所述双路差分放大模块包括7个第一差分放大模块和9个第二差分放大模块，所述多输出恒流源模块包括两个七输出恒流源模块和一个九输出恒流源模块，其中，每个第一差分放大模块连接并由七输出恒流源模块供电，每个第二差分放大模块连接并由九输出恒流源模块供电。

6.根据权利要求5所述的一种多相位时钟生成电路，其特征在于，

所述第一差分放大模块，包括14个MOSFET晶体管，分为三级，第一级包括八个晶体管，两两为一组组成电流镜偏置电路，每组中的两个晶体管的漏极各自连接电阻合成模块两个输出端中的一个，每组中的两个晶体管的源极之间连接并连接一个第二级晶体管的漏极；第二级晶体管为四个，分为两组，每组两个晶体管，每个组内两个晶体管的源极之间连接并连接一个第三级晶体管的漏极，并且每组第二级晶体管的其中一个晶体管的栅极连接一个反相器；第三级晶体管为两个，且每个第三级晶体管的漏极各自连接一个七输出恒流源模块。

7.根据权利要求5所述的一种多相位时钟生成电路，其特征在于，

所述第二差分放大模块，包括14个MOSFET晶体管，分为三级，第一级包括八个晶体管，两两为一组组成电流镜偏置电路，每组中的两个晶体管的漏极各自连接电阻合成模块两个输出端中的一个，每组中的两个晶体管的源极之间连接并连接一个第二级晶体管的漏极；第二级晶体管为四个，分为两组，每组两个晶体管，每个组内两个晶体管的源极之间连接并连接一个第三级晶体管的漏极，并且每组第二级晶体管的其中一个晶体管的栅极连接一个反相器；第三级晶体管为两个，其中一个第三级晶体管的栅极也连接一个反相器，并且两个第三级晶体管的漏极均连接同一个九输出恒流源模块。

8.根据权利要求5所述的一种多相位时钟生成电路，其特征在于，

所述七输出恒流源模块包括四个MOSFET晶体管及一个电阻组成的电流镜偏置电路，以及七个并联的MOSFET，所述七个并联的MOSFET中每个MOSFET的漏极输出一路恒流输出给一个第一双路差分放大模块。

9.根据权利要求5所述的一种多相位时钟生成电路，其特征在于，

所述九输出恒流源模块，包括四个MOSFET晶体管及一个电阻组成的电流镜偏置电路，以及九个并联的MOSFET，九个并联的MOSFET中每个MOSFET的漏极输出一路恒流输出给一个第二双路差分放大模块。

10.根据权利要求5所述的一种多相位时钟生成电路，其特征在于，

所述电阻合成模块包括两个并联的大小相同的电阻。