[发明专利]半导体、电路结构及其相关方法

权利要求书

1.一种电路结构，其包括：

第一裸片区域，其包括输出逻辑门；

第二裸片区域，其包括电路及输入逻辑门；及

裸片间互连件；

其中所述输入逻辑门包括晶体管，其中所述电路连接在所述裸片间互连件与所述晶体管的栅极区之间；

其中所述电路包括PMOS晶体管及NMOS晶体管，

其中所述PMOS晶体管的第一源极/漏极区连接到所述NMOS晶体管的第一源极/漏极区及所述裸片间互连件。

2.根据权利要求1所述的电路结构，其中所述PMOS晶体管的第二源极/漏极区连接到所述NMOS晶体管的第二源极/漏极区及所述晶体管的所述栅极区。

3.根据权利要求1所述的电路结构，其中所述PMOS晶体管为第一PMOS晶体管且所述NMOS晶体管为第一NMOS晶体管，

其中所述电路包括第二PMOS晶体管及第二NMOS晶体管，

其中所述第二PMOS晶体管的第一源极/漏极区连接到所述第二NMOS晶体管的第一源极/漏极区及所述晶体管的所述栅极区。

4.根据权利要求1所述的电路结构，其中所述裸片间互连件仅经由所述电路电连接到所述晶体管的所述栅极区。

5.根据权利要求1所述的电路结构，其中所述第一裸片区域包括包括所述输出逻辑门的第一标准单元。

6.一种方法，其包括：

提供第一裸片，其包括输出逻辑门；

提供第二裸片，其包括包括通过电路及输入逻辑门的复合电路，其中所述输入逻辑门包括晶体管，其中所述通过电路包括PMOS晶体管及NMOS晶体管且连接到所述晶体管的栅极区；及

至少部分经由裸片间互连件连接所述第一裸片及所述第二裸片，使得所述第一裸片的所述输出逻辑门连接到所述第二裸片的所述复合电路的所述通过电路，

其中所述PMOS晶体管的第一源极/漏极区连接到所述NMOS晶体管的第一源极/漏极区及所述裸片间互连件。

7.根据权利要求6所述的方法，其中提供所述第二裸片包括：

形成包括所述复合电路的前段制造工艺FEOL部分。

8.根据权利要求6所述的方法，其中提供所述第二裸片包括：

形成包括导电互连件的后段制造工艺BEOL部分，其中所述导电互连件经配置以电连接在所述复合电路与所述裸片间互连件之间。

9.一种半导体结构，其包括：

第一裸片；

第二裸片，其包括第一晶体管；

裸片间互连件，其电耦合所述第一裸片及所述第二裸片；及

半导电路径，其介于所述裸片间互连件与所述第一晶体管的栅极区之间，

其中有效p-n结电连接在所述半导电路径与参考电压之间，

其中所述半导电路径经配置以响应于存在大于阈值电压的控制电压而导电，且经配置以响应于不存在大于所述阈值电压的所述控制电压而不导电。

10.根据权利要求9所述的半导体结构，其中所述第二裸片包括：

第二晶体管，其包括栅极区、第一源极/漏极区及第二源极/漏极区，其中所述第二晶体管连接在所述裸片间互连件与所述第一晶体管的栅极端子之间。