[发明专利]基于GaN器件并联的驱动电路、布局方法及设备

说明书

本发明提供了一种基于GaN器件并联的驱动电路、布局方法及设备，包括：栅极驱动器，多个GaNMOS管、多个第一铁氧体磁珠以及多个第二铁氧体磁珠；每个所述GaNMOS管的漏极均连接VCC，每个所述GaNMOS管的源极均连接GND，每个所述GaNMOS管的栅极均串联有一个第一铁氧体磁珠，每个所述第一铁氧体磁珠的另一端连接栅极驱动器的GDA端口，每个所述GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠，每个所述第二铁氧体磁珠的另一端连接栅极驱动器的SSA端口。本发明用体积较小的铁氧体磁珠作为高频抑制器、器件PCB对称布局、PCB功率回路和驱动回路分离、单点接地应用达到抑制栅极驱动回路振荡、抑制共模干扰的目的。

技术领域

本发明涉及GaN电路技术领域，具体地，涉及一种基于GaN器件并联的驱动电路、布局方法及设备。

背景技术

GaNMOS比硅MOSFET开关速度更快，dV/dt的转换率大于100V/ns。对于具有相同RDS(ON)等级的MOSFET和GaN，GaN的开启时间比MOSFET快4倍，关断时间快2倍。因此GaN可以更快地开启/关闭，在频率和功率密度提高方面具备优势。然而dV/dt、di/dt的快速变化在实际驱动参数、印制板布局不合理情况下，特别是GaNMOS并联使用时布局不对称、走线寄生参数共模干扰较大情况下，会引起高频振荡电压，导致GaNMOS损坏。

厂商在推出GaNMOS器件的同时，给出了指导性的应用方案及布局要点等，或者一些专利中虽有抑制高频振荡等方案，如为抑制驱动环路CM共模耦合干扰使用CM共模电感，但存在CM共模电感体积大、占用PCB面积大，对产品小型化不利等因素，或者对带有开尔文源极(Kelvin source)的GaNMOS并联驱动电路DM差模干扰进行了研究。本发明的目的是解决带有开尔文源极(Kelvin source)的GaNMOS并联驱动时栅极缺乏对称性、动态电流、PCB寄生参数引起的高频振荡及CM共模干扰可能导致的并联损坏问题。

在公开号为CN109067228A，申请日为2018.08.06日，公布日为2018.12.21日的中国专利文献中，公开了一种基于氮化镓功率器件的驱动器及印刷电路布局，该专利针对无开尔文源极的GaNMOS驱动中存在的高频工作下由于印制电路板和系统线路的寄生参数所带来的开关干扰、栅极振荡等问题解决方案及印制板布局，但针对GaNMOS并联使用及带有开尔文源极(Kelvin source)的GaNMOS驱动应用并未阐述。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种基于GaN器件并联的驱动电路、布局方法及设备。

根据本发明提供的一种基于GaN器件并联的驱动电路，包括：栅极驱动器，多个GaNMOS管、多个第一铁氧体磁珠以及多个第二铁氧体磁珠；每个所述GaNMOS管的漏极均连接VCC，每个所述GaNMOS管的源极均连接GND，每个所述GaNMOS管的栅极均串联有一个第一铁氧体磁珠，每个所述第一铁氧体磁珠的另一端连接栅极驱动器的GDA端口，每个所述GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠，每个所述第二铁氧体磁珠的另一端连接栅极驱动器的SSA端口。

优选的，所述驱动电路还包括多个开通电阻，所述开通电阻串联在第一铁氧体磁珠和栅极驱动器的GDA端口之间。

优选的，所述驱动电路还包括多个栅极关断电阻，所述关断电阻的一端连接第一铁氧体磁珠的另一端，所述关断电阻的另一端连接栅极驱动器的GSA端口。

优选的，所述关断电阻与第一铁氧体磁珠之间串联有普通二极管，所述普通二极管的正极连接第一铁氧体磁珠的另一端，所述普通二极管的负极连接关断电阻。

优选的，所述第一铁氧体磁珠的另一端和第二铁氧体磁珠的另一端之间串联有正向稳压管和负向稳压管，所述正向稳压管的正极与第一铁氧体磁珠的另一端连接，所述正向稳压管的负极与负向稳压管的负极连接，所述负向稳压管的正极与第二铁氧体磁珠的另一端连接。