[发明专利]半导体装置

说明书

实施方式提供一种能够抑制因漏极电极与基板之间的基板电容引起的振铃的半导体装置。实施方式的半导体装置具备：第一端子；第二端子；第一芯片，具有与所述第二端子电连接的基板、设置在所述基板上的氮化物半导体层、设置在所述氮化物半导体层上并与所述第一端子电连接的第一漏极电极、设置在所述氮化物半导体层上并与所述第二端子电连接的第一源极电极、以及所述第一漏极电极与所述基板之间的基板电容；以及电阻部，串联连接在所述第一漏极电极与所述第二端子之间的包括所述基板电容的路径上。

本申请以日本专利申请2021-148365号(申请日：2021年9月13日)作为基础申请而享有优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

实施方式涉及一种半导体装置。

背景技术

作为功率器件，例如可采用使用了氮化镓(GaN)的横式的HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)。作为这样的GaN器件特有的现象，有时在开关中导通电阻会提高。为了抑制该现象，有时在GaN器件中使基板成为源极电位。

发明内容

实施方式提供一种能够抑制因漏极电极与基板之间的基板电容引起的振铃的半导体装置。

根据实施方式，半导体装置具备：第一端子；第二端子；第一芯片，具有与所述第二端子电连接的基板、设置在所述基板上的氮化物半导体层、设置在所述氮化物半导体层上并与所述第一端子电连接的第一漏极电极、设置在所述氮化物半导体层上并与所述第二端子电连接的第一源极电极、以及所述第一漏极电极与所述基板之间的基板电容；以及电阻部，串联连接在所述第一漏极电极与所述第二端子之间的包括所述基板电容的路径上。

附图说明

图1是第一～第四实施方式的半导体装置的等效电路图。

图2是第一实施方式的半导体装置的示意俯视图。

图3是表示图2中的A-A剖面的示意剖视图。

图4是第一～第三、第五～第七实施方式的第一芯片的示意剖视图。

图5是第二实施方式的半导体装置的示意俯视图。

图6是表示图5中的B-B剖面的示意剖视图。

图7是第三实施方式的半导体装置的示意俯视图。

图8是第四实施方式的第一芯片的示意剖视图。

图9是第五～第八实施方式的半导体装置的等效电路图。

图10是第五实施方式的半导体装置的示意俯视图。

图11是表示图10中的C-C剖面的示意剖视图。

图12是第六实施方式的半导体装置的示意俯视图。

图13是表示图12中的D-D剖面的示意剖视图。

图14是第七实施方式的半导体装置的示意俯视图。

图15是第九实施方式的半导体装置的等效电路图。

图16的(a)是使用了图15的电路的模拟所涉及的Vds的波形图，图16的(b)是此时的Id的波形图。

图17的(a)是使用了图15的电路的模拟所涉及的Vds的波形图，图17的(b)是此时的Id的波形图。

图18的(a)是使用了图15的电路的模拟所涉及的Vds的波形图，图18的(b)是此时的Id的波形图。

图19的(a)是使用了图15的电路的模拟所涉及的Vds的波形图，图19的(b)是此时的Id的波形图。