[发明专利]一种用于示波器的数字校正与补偿电路

说明书

本发明公开了一种用于示波器的数字校正与补偿电路，属于数字技术领域。本发明采用在FPGA内部数字校正与补偿的方式代替传统的模拟器件和软件补偿与校正；可实现数据采集模块ADC的增益、偏置的自动校准，校准精度高、校准速度快，提高了校准的准确性和有效性；数字化方式实现示波器的幅度补偿，可提高示波器带宽和优化幅频响应优化，幅度平坦度达到±1dB；数字化方式实现减噪滤波，可实现20MHz、250MHz、500MHz、1GHz、1.5GHz、2GHz等六种数字滤波档位；数字化方式实现波形重建，示波器最小时基可达5ps/div，数字插值倍数最大2000倍；该发明可扩展应用于更高带宽和更高采样率的示波器中。

技术领域

本发明属于数字技术领域，具体涉及一种用于示波器的数字校正与补偿电路。

背景技术

为解决示波器的硬件电路限制产生了各种误差，国内示波器主要在CPU端软件方式实现波形重建模块，解决快速时基档位采样率不足导致的采样点数较少，无法填充显示区域的问题，采用CPU端软件方式实现带宽及平坦度优化模块，解决示波器的频率响应平坦度问题，采用模拟减噪滤波模块，通过继电器开关和模拟滤波器来降低示波器的本底噪声。

针对快速时基档位采样率不足导致采样点无法填充显示区域的问题，现有技术方案采用CPU端软件对采样数据进行软件插值的方式来实现。示波器将采样的原始数据存储在存储器中，在时钟和触发信号的控制下将采样数据传到CPU的内存中，CPU根据屏幕显示区域及内存中的采样点数，通过在CPU端的软件插值算法计算出插值点，然后再送往屏幕进行显示。

针对接近示波器的带宽极限时，频率响应的平坦度趋于恶化，示波器在某些频点上出现幅值衰减、在某些频点上出现幅值放大的问题，现有技术方案采用CPU端软件对采样数据进行补偿的方式实现。示波器将采样的原始数据存储在存储器中，在时钟和触发信号的控制下将实际的采样数据传到CPU的内存中，CPU将内存中的数据与标准源输出的数据进行比较，通过补偿处理的方式将内存中的实际采样数据校准到标准源的理想值。

针对宽带示波器的本底噪声较大的问题，当在测试带宽较低的信号或者边沿速率相对较慢的信号时，现有技术方案采用继电器开关跟不同带宽的模拟滤波器结合的方式降低本底噪声，现有的模拟滤波器的降噪技术，一般只有20MHz和200MHz两个档位。

现有的示波器校正电路及方法主要采用模拟电路跟CPU端软件后处理的方式实现，现有的技术方案使用较多的模拟滤波器和继电器开发，占用较大的电路面积、功耗大、成本高；同时采用的CPU端软件后处理的方式，需要示波器的采样数据全部传到CPU端的内存中，之后才能进行数据的补偿和校正，整个数据处理过程采用串行方式，处理速度慢、效率低，降低了示波器的屏幕波形刷新速度，增加了采集的死区时间，降低了示波器的实时性。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种用于示波器的数字校正与补偿电路，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种用于示波器的数字校正与补偿电路，包括校准信号生成模块、模拟前端调理模块、数据采集模块、数字信号处理模块和嵌入式CPU模块；其中，数字信号处理模块是核心模块；

校准信号生成模块，被配置为用于产生示波器校准所需要的快沿和正弦信号，信号幅度为500mVpp，快沿信号频率为固定1kHz、正弦波频率为10MHz～2.5GHz、频率调节步进为10MHz；

模拟前端调理模块，被配置为用于对实现示波器通道输入信号CH和校准信号进行调理；模拟前端调理模块的输入频率范围为DC～2.5GHz，幅度范围为4mVpp～8Vpp，输出的频率范围为DC～2.5GHz，幅度范围为2.35mV～600mVpp；

数据采集模块，被配置为用于采集模拟前端调理模块输出的信号；