[发明专利]一种用于示波器的数字校正与补偿电路

权利要求书

1.一种用于示波器的数字校正与补偿电路，其特征在于：包括校准信号生成模块、模拟前端调理模块、数据采集模块、数字信号处理模块和嵌入式CPU模块；其中，数字信号处理模块是核心模块；

校准信号生成模块，被配置为用于产生示波器校准所需要的快沿和正弦信号，信号幅度为500mVpp，快沿信号频率为固定1kHz、正弦波频率为10MHz～2.5GHz、频率调节步进为10MHz；

模拟前端调理模块，被配置为用于对实现示波器通道输入信号CH和校准信号进行调理；模拟前端调理模块的输入频率范围为DC～2.5GHz，幅度范围为4mVpp～8Vpp，输出的频率范围为DC～2.5GHz，幅度范围为2.35mV～600mVpp；

数据采集模块，被配置为用于采集模拟前端调理模块输出的信号；

数字信号处理模块，被配置为用于对数字信号进行处理；

嵌入式CPU模块，被配置为用于通过PCIe2.0接口与数字信号处理模块的CPU交互控制单元接口进行通讯，实现控制命令和采集数据的交互及传输。

2.根据权利要求1所述的用于示波器的数字校正与补偿电路，其特征在于：校准信号生成模块，包括快沿信号生成单元、正弦信号生成单元和第一开关选择单元；

快沿信号生成单元，被配置为用于产生数据采集模块中ADC的增益和相位校准所需要的快沿信号；

正弦信号生成单元，被配置为用于产生数字信号处理模块中带宽及平坦度优化单元所需要的正弦波信号的最大频率为后端数据采集模块中ADC采样率的1/4；

第一开关选择单元，被配置为用于切换快沿信号和正弦信号的输出，输出幅度为500mVpp校准信号JZ。

3.根据权利要求1所述的用于示波器的数字校正与补偿电路，其特征在于：模拟前端调理模块，包括第二开关选择单元、衰减器单元和放大器单元；

第二开关选择单元，被配置为用于实现示波器通道输入信号CH和校准信号生成模块产生的校准信号ZJ的选择；当示波器选择校准信号ZJ时，示波器处于自动校准模式，实现数据采集模块中ADC的自校准和数字信号处理模块中带宽及平坦度优化单元中校正滤波器系数的自动生成，ZJ信号来源于示波器内部校准信号生成模块，幅度为500mVpp；当示波器选择通道信号CH时，示波器能够实现对被测对象的正常测量，CH信号的幅度为4mVpp～8Vpp，信号频率为示波器的带宽，即为DC～2.5GHz；

衰减器单元，被配置为用于实现CH信号的衰减，如果输入的通道信号幅度为600mVpp～8Vpp，则超过了数据采集模块中ADC的满量程范围，ADC的满量程电压为600mVpp，则衰减器模块进行衰减，衰减倍数为CH/600mV；

放大器单元，被配置为用于实现CH信号的放大，如果输入的通道信号幅度为4mVpp～600mVpp，则低于数据采集模块中ADC的满量程范围，ADC的满量程电压为600mVpp，则放大器单元进行放大，放大倍数为600mV/CH。

4.根据权利要求1所述的用于示波器的数字校正与补偿电路，其特征在于：数据采集模块，包括时钟发生单元和ADC单元；

时钟发生单元，被配置为用于产生5GHz时钟给ADC单元；

ADC单元，被配置为用于实现将通道的模拟信号CH转换为数字信号，之后送到后端的数字信号处理单元进行数据的后处理。

5.根据权利要求4所述的用于示波器的数字校正与补偿电路，其特征在于：时钟发生单元选用数字集成锁相环LMX2952频率合成器；ADC单元选用AAD08S010GA芯片，该芯片实现10GSa/s采样率、8bit垂直分辨率的模拟到数字信号的转换，输出80Gbps的数据流，为实现后端数字信号处理单元的接收，该数据流在ADC内部产生2.5Gbps*32的低速数据流，ADC输出时，采用双边沿输出模式，输出的时钟为1.25GHz，数据流位为32位宽的D[31:0]，送往后端的数字信号处理模块。