[发明专利]一种14T抗辐照SRAM存储单元电路

说明书

本发明公开了一种14T抗辐照SRAM存储单元电路，包括8个NMOS晶体管和6个PMOS晶体管；PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；N1与N2对内部存储节点QB与Q进行加固，Q与QB全部由NMOS晶体管包围，这构成了极性加固结构；外围节点S0与S1由P1和P2交叉耦合，N5与N6作为下拉管；QB与Q通过N7与N8连接到BLB和BL，N7的栅极和N8的栅极均与字线WL电连接。本发明可以提高单元抗单粒子翻转能力，能够抵抗所有的单节点翻转，还可以抵抗外围存储双节点翻转，而且单元的临界电荷相对较高，单元更加稳定。

技术领域

本发明涉及SRAM(Static Random Access Memory，中文为静态随机存储器)技术领域，尤其涉及一种14T(14T是指14个CMOS管)抗辐照SRAM存储单元电路，它是一种可以提高单元抗单粒子翻转(Single Event Upset，SEU)能力的单元电路结构，以下简称HRH-14T。

背景技术

随着集成电路产业的快速发展，工艺制程不断缩减，行业对器件的电路性能和工作可靠性等需求不断提升，然而在航空航天、空天国防等尖端科技领域，太空环境尤为复杂，大量宇宙中电子、质子等高能带电粒子严重威胁集成电路稳定的运行，这使得航天设备的正常运行面临严峻挑战。其中，单粒子效应(Single Event Effect，SEE)对空间环境中集成电路的运行构成了较大的威胁，这使得集成电路抗辐照加固技术变得越来越重要。SEU是单粒子效应的一种形式，当空间中高能粒子入射到半导体材料上时，沿其入射路径沉淀电荷，这些电荷将被敏感区域收集，导致节点电压波动，造成存储单元的数据发生翻转，最终会导致集成电路系统中发生软错误。

目前，SRAM被广泛运用于大量电子存储设备中。然而，SRAM由于其自身结构特性原因，其受到单粒子效应尤为敏感，在辐照环境下的稳定性较差。因此，为了提高SRAM单元抗SEU的能力，现有技术中主要包括以下几种方案：

(1)如图1所示的电路是Shah M.Jahinuzzamandeng等人在2009年提出的一种SoftError Tolerant 10T SRAM BitCell(QUATRO 10T)电路，该电路结构在传统六管单元结构基础上，增加了2个PMOS晶体管和2个NMOS晶体管，其中有2个NOMS晶体管作为传输晶体管。它相比于传统六管单元结构具有更好的抗SEU的能力，但是该单元内部存储节点受到粒子轰击后只能恢复从‘1’到‘0’翻转，并不能完全免疫SEU。

(2)如图2所示的电路是Jianwei Jiang在2018年提出的一种Quadruple Cross-Coupled Latch-Based QUCCE 10T(QUCCE 10T)电路，它采用10个晶体管组成电路，面积较小，但只能自恢复从‘0’到‘1’的SEU，不能恢复所有的SEU。

(3)如图3所示所示的电路是L.D.T.Dand和J.S.Kim在2017年提出的WritabilityEnhanced QUATRO(We-QUATRO 12T)电路，该电路在QUATRO电路基础上增加了一对读写管，提高了写能力，但是和QUATRO-10T一样，无法完全免疫SEU。

(4)如图4所示所示的电路是Govind Prasad等人在2020年提出的一种PowerOptimized SRAM Cell With High Radiation Hardened(RHBD 14T)电路，该电路可以抵抗所有的单节点翻转，但是该电路的读操作时间和写操作时间相对较差

有鉴于此，特提出本发明。

发明内容

本发明的目的是提供了一种14T抗辐照SRAM存储单元电路，以解决现有技术中存在的上述技术问题。本发明可以提高单元抗单粒子翻转能力，能够抵抗所有的单节点翻转，还可以抵抗外围存储双节点翻转，而且单元的临界电荷相对较高，单元更加稳定，其读操作时间和写操作时间好于现有的14管SRAM存储单元电路。