[发明专利]一种14T抗辐照SRAM存储单元电路

权利要求书

1.一种14T抗辐照SRAM存储单元电路，其特征在于，包括8个NMOS晶体管和6个PMOS晶体管；这8个NMOS晶体管分别定义为N1、N2、N3、N4、N5、N6、N7、N8；这6个PMOS晶体管分别定义为P1、P2、P3、P4、P5、P6；

PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；PMOS晶体管P3与PMOS晶体管P4作为上拉管；PMOS晶体管P5的漏极与NMOS晶体管N3的漏极之间设有内部存储节点QB，PMOS晶体管P6的漏极与NMOS晶体管N4的漏极之间设有内部存储节点Q，NMOS晶体管N1与NMOS晶体管N2对内部存储节点QB与内部存储节点Q进行加固，内部存储节点Q与内部存储节点QB全部由NMOS晶体管包围，这构成了极性加固结构；

外围节点S0与外围节点S1由PMOS晶体管P1和PMOS晶体管P2交叉耦合，NMOS晶体管N5与NMOS晶体管N6作为下拉管；内部存储节点QB通过NMOS晶体管N7连接到第二位线BLB，内部存储节点Q通过NMOS晶体管N8连接到第一位线BL，NMOS晶体管N7的栅极和NMOS晶体管N8的栅极均与字线WL电连接。

2.根据权利要求1所述的14T抗辐照SRAM存储单元电路，其特征在于，PMOS晶体管P5的漏极与NMOS晶体管N1的漏极电连接，NMOS晶体管N1的源极与NMOS晶体管N3的漏极电连接于内部存储节点QB，NMOS晶体管N3的源极接地；PMOS晶体管P6的漏极与NMOS晶体管N2的漏极电连接，MOS晶体管N2的源极与NMOS晶体管N4的漏极电连接于内部存储节点Q，NMOS晶体管N4的源极接地；内部存储节点QB与PMOS晶体管P6的栅极、NMOS晶体管N4的栅极电连接在一起，内部存储节点Q与PMOS晶体管P5的栅极、NMOS晶体管N3的栅极电连接在一起；

PMOS晶体管P3的漏极与PMOS晶体管P5的源极电连接，PMOS晶体管P3的源极接电压VDD；PMOS晶体管P4的漏极与PMOS晶体管P6的源极电连接，PMOS晶体管P4的源极接电压VDD；

PMOS晶体管P1的源极接电压VDD，PMOS晶体管P1的漏极与PMOS晶体管P2的栅极、NMOS晶体管N1的栅极、NMOS晶体管N5的漏极电连接于外围节点S0；NMOS晶体管N5的栅极与内部存储节点Q电连接，NMOS晶体管N5的源极接地；PMOS晶体管P2的源极接电压VDD，PMOS晶体管P2的漏极与PMOS晶体管P1的栅极、NMOS晶体管N2的栅极、NMOS晶体管N6的漏极电连接于外围节点S1；NMOS晶体管N6的栅极与内部存储节点QB电连接，NMOS晶体管N6的源极接地；PMOS晶体管P1的栅极与PMOS晶体管P3的栅极电连接；PMOS晶体管P2的栅极与PMOS晶体管P4的栅极电连接；

NMOS晶体管N7的漏极与内部存储节点QB电连接，NMOS晶体管N7的源极与第二位线BLB电连接，NMOS晶体管N7的栅极与字线WL电连接；NMOS晶体管N8的漏极与内部存储节点Q电连接，NMOS晶体管N8的源极与第一位线BL电连接，NMOS晶体管N8的栅极与字线WL电连接。