[发明专利]屏蔽栅场效应晶体管及其形成方法

说明书

本发明提供了一种屏蔽栅场效应晶体管及其形成方法。具体在制备栅极介质层时，通过控制介质层在沟槽侧壁上的厚度和衬底顶表面上的厚度，以在保证晶体管性能的同时，提高了衬底顶表面上的介质层的厚度，从而增强对衬底顶表面的保护力度，避免了研磨工艺所带来的衬底损伤，提高所形成的器件性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种屏蔽栅场效应晶体管及其形成方法。

背景技术

屏蔽栅场效应晶体管(Shielded Gate Trench，SGT)，由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。

目前，在制备屏蔽栅场效应晶体管的栅电极时，通常在沉积栅电极材料层之后，采用回刻蚀工艺并加以足够的过刻量(over etch)的方式刻蚀所述栅电极材料层，以确保沟槽之外的衬底顶表面上的栅电极材料可以被完全去除。然而，这同时会导致回刻蚀后沟槽内的栅电极的顶表面出现较大的凹陷，该凹陷的存在会在后续工艺中进一步产生很多风险。

发明内容

本发明的目的在于提供一种屏蔽栅场效应晶体管的形成方法，以改善晶体管器件中的栅电极的品质，并避免衬底受到损伤。

为解决上述技术问题，本发明提供一种屏蔽栅场效应晶体管的形成方法，包括：

提供衬底，并在所述衬底中形成沟槽；

在所述沟槽的下部分中形成屏蔽电极，并在所述屏蔽电极上形成隔离层；

执行热氧化工艺以形成第一介质层，所述第一介质层至少覆盖所述沟槽的上部分侧壁，以构成第一栅极介质层；

执行沉积工艺以形成第二介质层，所述第二介质层具有覆盖所述沟槽的上部分侧壁的侧壁部，所述侧壁部构成第二栅极介质层，以及所述第二介质层还具有覆盖衬底顶表面的台面部，并且所述台面部的厚度大于所述侧壁部的厚度；以及，

沉积栅电极材料层，所述栅电极材料层填充所述沟槽的上部分，并且还覆盖所述衬底的顶表面，之后对所述栅电极材料层执行研磨工艺，并研磨停止于所述第二介质层的所述台面部，以去除所述衬底的顶表面上的栅电极材料。

可选的，所述第二介质层中的所述台面部的厚度为所述侧壁部的厚度的2～4倍。

可选的，所述衬底中形成有多个沟槽，并且相邻沟槽的间隔尺寸小于单一沟槽的开口尺寸。

可选的，相邻沟槽的间隔尺寸小于等于1.0μm，单一沟槽的开口尺寸大于等于1.5μm。

可选的，所述第一栅极介质层和所述第二栅极介质层的总厚度小于等于以及所述第一栅极介质层的厚度为所述第二栅极介质层的厚度为

可选的，采用常压化学气相沉积工艺或者等离子体增强化学气相沉积工艺形成所述第二介质层。

可选的，所述衬底的材料包括硅，所述栅电极材料层的材料包括多晶硅，并采用化学机械研磨工艺研磨所述栅电极材料层。

可选的，在研磨所述栅电极材料层时，还过研磨至衬底顶表面上的第二介质层，并部分消耗所述第二介质层的台面部。

本发明还提供了一种采用如上所述的形成方法所制备出的屏蔽栅场效应晶体管，包括：

衬底，所述衬底中形成有沟槽；

屏蔽电极，形成在所述沟槽的下部分中；

隔离层，形成在所述屏蔽电极上；