[发明专利]屏蔽栅场效应晶体管及其形成方法在审
申请号: | 202210050979.8 | 申请日: | 2022-01-17 |
公开(公告)号: | CN114420562A | 公开(公告)日: | 2022-04-29 |
发明(设计)人: | 沈新林;陈一;丛茂杰 | 申请(专利权)人: | 绍兴中芯集成电路制造股份有限公司 |
主分类号: | H01L21/335 | 分类号: | H01L21/335;H01L29/423;H01L29/78 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
地址: | 312000 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 屏蔽 场效应 晶体管 及其 形成 方法 | ||
1.一种屏蔽栅场效应晶体管的形成方法,其特征在于,包括:
提供衬底,并在所述衬底中形成沟槽;
在所述沟槽的下部分中形成屏蔽电极,并在所述屏蔽电极上形成隔离层;
执行热氧化工艺以形成第一介质层,所述第一介质层至少覆盖所述沟槽的上部分侧壁,以构成第一栅极介质层;
执行沉积工艺以形成第二介质层,所述第二介质层具有覆盖所述沟槽的上部分侧壁的侧壁部,所述侧壁部构成第二栅极介质层,以及所述第二介质层还具有覆盖衬底顶表面的台面部,并且所述台面部的厚度大于所述侧壁部的厚度;以及,
沉积栅电极材料层,所述栅电极材料层填充所述沟槽的上部分,并且还覆盖所述衬底的顶表面,之后对所述栅电极材料层执行研磨工艺,并研磨停止于所述第二介质层的所述台面部,以去除所述衬底的顶表面上的栅电极材料。
2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述第二介质层中的所述台面部的厚度为所述侧壁部的厚度的2~4倍。
3.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述衬底中形成有多个沟槽,并且相邻沟槽的间隔尺寸小于单一沟槽的开口尺寸。
4.如权利要求3所述的屏蔽栅场效应晶体管的形成方法,其特征在于,相邻沟槽的间隔尺寸小于等于1.0μm,单一沟槽的开口尺寸大于等于1.5μm。
5.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述第一栅极介质层和所述第二栅极介质层的总厚度小于等于以及所述第一栅极介质层的厚度为所述第二栅极介质层的厚度为
6.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,采用常压化学气相沉积工艺或者等离子体增强化学气相沉积工艺形成所述第二介质层。
7.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述衬底的材料包括硅,所述栅电极材料层的材料包括多晶硅,并采用化学机械研磨工艺研磨所述栅电极材料层。
8.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,在研磨所述栅电极材料层时,还过研磨至衬底顶表面上的第二介质层,并部分消耗所述第二介质层的台面部。
9.一种采用如权利要求1-8任一项所述的形成方法所制备出的屏蔽栅场效应晶体管,其特征在于,包括:
衬底,所述衬底中形成有沟槽;
屏蔽电极,形成在所述沟槽的下部分中;
隔离层,形成在所述屏蔽电极上;
第一介质层,至少形成在所述沟槽的上部分侧壁上,以构成第一栅极介质层;
第二介质层,至少形成在所述沟槽的上部分侧壁上,以构成第二栅极介质层;以及,
栅电极,填充在所述沟槽的上部分中。
10.如权利要求9所述的屏蔽栅场效应晶体管,其特征在于,所述第二介质层还覆盖所述隔离层,并且所述第二介质层覆盖所述隔离层的厚度大于所述第二介质层覆盖所述沟槽侧壁的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于绍兴中芯集成电路制造股份有限公司,未经绍兴中芯集成电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210050979.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造