[发明专利]分栅快闪存储单元及其制备方法

说明书

本发明提供了一种分栅快闪存储单元及其制备方法，包括：衬底；沟槽，位于所述衬底内；源线层，位于所述沟槽内，且将所述沟槽分隔为两个子沟槽；第一分栅结构及第二分栅结构，分别包括第一浮栅及第二浮栅，所述第一浮栅及所述第二浮栅分别填充两个所述子沟槽并延伸覆盖所述衬底的部分表面，所述第一浮栅及所述第二浮栅的顶部高于所述源线层；擦除栅，位于所述源线层上；源区，位于所述源线层的下方的衬底内，且与所述源线层电性连接；本发明利于分栅快闪存储单元的尺寸缩减。

技术领域

本发明涉及半导体技术领域，尤其涉及一种分栅快闪存储单元及其制备方法。

背景技术

闪存作为一种非易失性存储器，通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，且闪存作为电可擦除且可编程的只读存储器的一种特殊结构，如今已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

图1为分栅快闪存储单元的剖面示意图。请参考图1，在器件结构上要求源区10’和浮栅20’在横向上有一定宽度的重叠作为耦合部分(图中虚框中示出)，该耦合部分为水平平面结构，耦合部分以保证源区10’和浮栅20’的耦合系数，利于分栅快闪存储单元进行编程。为了保证源区10’和浮栅20’在横向上有一定宽度的重叠，因此浮栅的宽度不能太小，使得器件结构的尺寸难以缩减。

发明内容

本发明的目的在于提供一种分栅快闪存储单元及其制备方法，利于分栅快闪存储单元的尺寸缩减。

为了达到上述目的，本发明提供了一种分栅快闪存储单元，包括：

衬底；

沟槽，位于所述衬底内；

源线层，位于所述沟槽内，且将所述沟槽分隔为两个子沟槽；

第一分栅结构及第二分栅结构，分别包括第一浮栅及第二浮栅，所述第一浮栅及所述第二浮栅分别填充两个所述子沟槽并延伸覆盖所述衬底的部分表面，所述第一浮栅及所述第二浮栅的顶部高于所述源线层；

擦除栅，位于所述源线层上；

源区，位于所述源线层的下方的衬底内，且与所述源线层电性连接。

可选的，所述第一浮栅及所述第二浮栅的浮栅尖端相对设置，且所述擦除栅延伸覆盖所述浮栅尖端。

可选的，所述第一分栅结构还包括第一侧墙，所述第一侧墙位于所述第一浮栅上，且覆盖所述擦除栅的一侧；和/或，

所述第二分栅结构还包括第二侧墙，所述第二侧墙位于所述第二浮栅上，且覆盖所述擦除栅的另一侧。

可选的，所述第一分栅结构还包括第三侧墙及第一字线栅，所述第三侧墙覆盖所述第一侧墙及所述第一浮栅远离所述擦除栅的一侧，所述第一字线栅覆盖所述第三侧墙的至少部分表面；和/或，

所述第二分栅结构还包括第四侧墙及第二字线栅，所述第四侧墙覆盖所述第二侧墙及所述第二浮栅远离所述擦除栅的一侧，所述第二字线栅覆盖所述第四侧墙的至少部分表面。

可选的，还包括两个漏区，分别位于所述第一字线栅及所述第二字线栅的外侧的衬底内。

可选的，所述源线层的材质包括多晶硅。

一种分栅快闪存储单元的制备方法，包括：

提供衬底，形成沟槽位于所述衬底内；以及，

形成源线层位于所述沟槽内，形成第一分栅结构及第二分栅结构部分位于所述沟槽内，形成擦除栅位于所述源线层上，形成源区位于所述源线层的下方的衬底内；

其中，所述源线层将所述沟槽分隔为两个子沟槽；