[发明专利]沟槽型晶体管及其形成方法

说明书

本申请公开一种沟槽型晶体管及其形成方法，所述形成方法包括：提供基底；在所述基底内形成第一沟槽；在所述第一沟槽的内部表面形成栅介质材料层；刻蚀所述第一沟槽底部的栅介质材料层至暴露出所述第一沟槽的底部的基底，形成位于所述第一沟槽侧壁的栅介质层；继续沿所述第一沟槽刻蚀所述基底，在所述第一沟槽底部形成所述第二沟槽；在所述第二沟槽的内壁表面形成隔离层；在所述第一沟槽和所述第二沟槽内填充栅极。上述方法形成的沟槽型晶体管的性能得到提高。

技术领域

本申请涉及半导体技术领域，具体涉及一种沟槽型晶体管及其形成方法。

背景技术

SiC沟槽MOSFET(金属氧化物半导体场效应晶体管，Metal-Oxide-SemiconductorField-Effect Transistor)通常需要工作在较高的工作电压下，使得栅介质层经常处于高电场的应用环境下，从而大大增加了栅介质层失效的概率。

虽然增加栅介质层的厚度可以显著提高栅介质层的可靠性，但如果将沟槽内的整个栅介质层加厚，会大大增加沟道的导通电阻，导致器件的导通电阻明显升高，从而使得器件性能降低。

为了兼顾器件的电参数性能与可靠性，现有技术中，通常只能选择折衷的栅介质层厚度来进行两者的平衡，但是改善有限。

如何能够实现对沟道区域的栅介质层以及栅极底部与衬底之间的介质层的厚度分别进行调整，是目前亟待解决的问题。

发明内容

鉴于此，本申请提供一种沟槽型晶体管及其形成方法，以解决现有的无法分别调整栅介质层和隔离层厚度的问题。

本申请提供的一种沟槽型晶体管的形成方法，包括：提供基底；在所述基底内形成第一沟槽；在所述第一沟槽的内部表面形成栅介质材料层；刻蚀所述第一沟槽底部的栅介质材料层至暴露出所述第一沟槽的底部的基底，形成位于所述第一沟槽侧壁的栅介质层；继续沿所述第一沟槽刻蚀所述基底，在所述第一沟槽底部形成所述第二沟槽；在所述第二沟槽的内壁表面形成隔离层；在所述第一沟槽和所述第二沟槽内填充栅极以及在所述栅极两侧的基底内形成源极。

可选的，所述第一沟槽的形成方法包括：在所述基底表面形成具有开口的掩膜层；沿所述开口刻蚀所述基底，形成所述第一沟槽；所述栅介质材料层还覆盖所述掩膜层表面；形成所述第二沟槽后，去除所述掩膜层。

可选的，所述隔离层的形成方法包括：形成覆盖所述第二沟槽内壁表面、所述栅介质层表面的隔离材料层；刻蚀所述隔离材料层，去除位于所述栅介质层表面的隔离材料层，形成仅位于所述第二沟槽内壁表面的所述隔离层。

可选的，所述栅介质层的厚度小于所述隔离层的厚度。

可选的，采用沉积工艺形成所述栅介质材料层。

可选的，所述栅介质层的材料包括氧化铪、氧化铝、氧化锆以及氧化镧中的至少一种。

可选的，采用沉积工艺形成所述隔离材料层。

可选的，所述基底表面处还形成有掺杂阱层和位于所述掺杂阱层内的源极掺杂区。

可选的，所述掺杂阱层的深度小于等于所述第一沟槽的深度；所述源极掺杂区的深度小于所述掺杂阱的深度。

本申请还提供一种沟槽型晶体管，所述沟槽型晶体管采用上述任一项所述的形成方法所形成。

本申请上述沟槽型晶体管的形成方法，分别在第一沟槽侧壁形成栅介质层、以及在第二沟槽内壁形成隔离层，将栅介质层和隔离层的形成工艺分开进行，能够分别调整栅介质层和隔离层的厚度，同时满足低沟道电阻以及高耐压性能的要求，从而提高沟槽晶体管的性能。

进一步的，所述栅介质层和所述隔离层均通过沉积工艺形成，使得在材料选择，以及厚度调整上具有更高的灵活性。

附图说明