[发明专利]沟槽型晶体管及其形成方法有效
| 申请号: | 202210039022.3 | 申请日: | 2022-01-13 |
| 公开(公告)号: | CN114496796B | 公开(公告)日: | 2023-04-28 |
| 发明(设计)人: | 魏峰;相奇;戴学春 | 申请(专利权)人: | 广东芯粤能半导体有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
| 代理公司: | 深圳市嘉勤知识产权代理有限公司 44651 | 代理人: | 董琳 |
| 地址: | 510000 广东省广州市*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 沟槽 晶体管 及其 形成 方法 | ||
1.一种沟槽型晶体管的形成方法,其特征在于,包括:
提供基底;
在所述基底表面形成具有开口的掩膜层,沿所述开口刻蚀所述基底,形成第一沟槽;
在所述第一沟槽的内部表面形成栅介质材料层,所述栅介质材料层还覆盖所述掩膜层表面;
刻蚀所述第一沟槽底部的栅介质材料层至暴露出所述第一沟槽的底部的基底,形成位于所述第一沟槽侧壁的栅介质层;
以所述掩膜层及其侧壁的栅介质层,共同作为刻蚀掩膜,继续沿所述第一沟槽刻蚀所述基底,在所述第一沟槽底部形成第二沟槽,使得所述第二沟槽的宽度小于所述第一沟槽的宽度;
形成覆盖所述第二沟槽内壁表面、所述栅介质层表面的隔离材料层,采用各向异性刻蚀工艺,对所述隔离材料层进行刻蚀,对所述第二沟槽内的隔离材料层的刻蚀速率低于对所述基底表面以及所述第一沟槽内的隔离材料层的刻蚀速率,通过控制所述各向异性刻蚀工艺的刻蚀参数,使得在去除所述基底表面以及所述第一沟槽侧壁的隔离材料后,依旧保留位于所述第二沟槽内壁的部分隔离材料,作为隔离层;
在所述第一沟槽和所述第二沟槽内填充栅极。
2.根据权利要求1所述的形成方法,其特征在于,所述形成方法还包括:在形成所述第二沟槽后,去除所述掩膜层。
3.根据权利要求1所述的形成方法,其特征在于,所述栅介质层的厚度小于所述隔离层的厚度。
4.根据权利要求1所述的形成方法,其特征在于,采用沉积工艺形成所述栅介质材料层。
5.根据权利要求4所述的形成方法,其特征在于,所述栅介质层的材料包括氧化铪、氧化铝、氧化锆以及氧化镧中的至少一种。
6.根据权利要求1所述的形成方法,其特征在于,采用沉积工艺形成所述隔离材料层。
7.根据权利要求1所述的形成方法,其特征在于,所述基底表面处还形成有掺杂阱层和位于所述掺杂阱层内的源极掺杂区。
8.根据权利要求7所述的形成方法,其特征在于,所述掺杂阱层的深度小于等于所述第一沟槽的深度;所述源极掺杂区的深度小于所述掺杂阱的深度。
9.一种沟槽型晶体管,其特征在于,所述沟槽型晶体管采用权利要求1至8中任一项所述的形成方法所形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东芯粤能半导体有限公司,未经广东芯粤能半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210039022.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





