[发明专利]一种抗单粒子翻转锁存器电路

说明书

本发明公开了一种抗单粒子翻转锁存器电路，包括第一反相器、第一门控反相器、第二门控反相器及第一延迟元件。本发明的第一延迟元件连接在锁存器反馈环路中的第一反相器所在支路，锁存器进入数据传递阶段时，第一延迟元件失效，不会增加负载，不会降低数据传递速度；锁存器进入数据保持阶段时，第一延迟元件有效，基于第一延迟元件的负载延迟特性避免错误电平的锁存从而实现单粒子免疫。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种抗单粒子翻转锁存器电路。

背景技术

数字电路芯片在辐射环境中，外部入射的带电粒子会引发电离辐射，在粒子的运动轨迹周围产生一定数目的电子-空穴对，当沿粒子入射方向所淀积的电子空穴对足够多时，由耗尽层收集到的电子空穴对所引起的电流会导致漏极电平的翻转，形成单粒子翻转。发生在组合逻辑单元的电平，随单粒子翻转结束而恢复；当粒子翻转发生在时序逻辑单元(如触发器、锁存器等)或者memory存储阵列时，由于其存储单元中反馈结构的存在，翻转被锁定，电平无法恢复。锁存器作为触发器电路中具备存储记忆功能的结构，成为数字电路抗单粒子翻转设计的核心，需考虑对锁存器进行加固，保证电离辐射结束后单粒子翻转可以恢复，实现单粒子免疫。

如图1所示为对锁存器进行加固的优选方式，在锁存器反馈环路的第一反相器所在支路中加入了具有负载延迟特性的延迟元件(电阻或电容)，当锁存器中反馈环路带延迟元件一端的节点电平受单粒子入射影响时，延迟元件的负载延迟特性会维持反馈环路另一端的节点电平不变，在电离辐射结束后将受影响的节点电平恢复，实现锁存器的单粒子免疫。但图1所示的电路中，在锁存器的数据传输阶段，增加了负载，导致降低了数据传递速度。

发明内容

本发明通过提供一种抗单粒子翻转锁存器电路，解决了锁存器单粒子加固的同时解决了电路数据传递速度慢的技术问题。

本发明提供如下技术方案：

一种抗单粒子翻转锁存器电路，包括第一反相器、第一门控反相器、第二门控反相器及第一延迟元件；

所述第二门控反相器的输出端连接所述第一反相器的输入端，所述第一反相器的输入端还连接所述第一门控反相器的输出端，所述第一反相器的输出端连接所述第一门控反相器的输入端，所述第一延迟元件位于所述第一反相器所在支路，所述第一延迟元件具有负载延迟特性；

所述第一门控反相器的控制端、所述第二门控反相器的控制端及所述第一延迟元件的控制端均接入外部时钟控制信号，所述第二门控反相器导通时所述第一门控反相器关断且所述第一延迟元件失效，所述第二门控反相器关断时所述第一门控反相器导通且所述第一延迟元件有效。

优选的，所述第一延迟元件包括电阻及第一开关管；

所述电阻串联接入所述第一反相器所在支路，所述第一开关管与所述电阻并联，所述第一开关管的控制端接入所述外部时钟控制信号，所述第二门控反相器导通时所述第一开关管导通，所述第二门控反相器关断时所述第一开关管关断。

优选的，所述第一延迟元件包括电容及第二开关管；

所述第一反相器所在支路经依次串联的所述第二开关管、所述电容接固定电平，所述第二开关管的控制端接入所述外部时钟控制信号，所述第二门控反相器导通时所述第二开关管关断，所述第二门控反相器关断时所述第二开关管导通。

优选的，抗单粒子翻转锁存器电路还包括第二延迟元件，所述第二延迟元件具有负载延迟特性，所述第二延迟元件始终有效，所述第二延迟元件位于所述第一门控反相器所在支路；

所述第一延迟元件连接所述第一反相器的输出端与所述第一门控反相器的输入端之间的线路、所述第二延迟元件连接所述第一门控反相器的输出端与所述第一反相器的输入端之间的线路；

或