[发明专利]一种抗单粒子翻转锁存器电路

权利要求书

1.一种抗单粒子翻转锁存器电路，其特征在于，包括第一反相器、第一门控反相器、第二门控反相器及第一延迟元件；

所述第二门控反相器的输出端连接所述第一反相器的输入端，所述第一反相器的输入端还连接所述第一门控反相器的输出端，所述第一反相器的输出端连接所述第一门控反相器的输入端，所述第一延迟元件位于所述第一反相器所在支路，所述第一延迟元件具有负载延迟特性；

所述第一门控反相器的控制端、所述第二门控反相器的控制端及所述第一延迟元件的控制端均接入外部时钟控制信号，所述第二门控反相器导通时所述第一门控反相器关断且所述第一延迟元件失效，所述第二门控反相器关断时所述第一门控反相器导通且所述第一延迟元件有效。

2.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，所述第一延迟元件包括电阻及第一开关管；

所述电阻串联接入所述第一反相器所在支路，所述第一开关管与所述电阻并联，所述第一开关管的控制端接入所述外部时钟控制信号，所述第二门控反相器导通时所述第一开关管导通，所述第二门控反相器关断时所述第一开关管关断。

3.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，所述第一延迟元件包括电容及第二开关管；

所述第一反相器所在支路经依次串联的所述第二开关管、所述电容接固定电平，所述第二开关管的控制端接入所述外部时钟控制信号，所述第二门控反相器导通时所述第二开关管关断，所述第二门控反相器关断时所述第二开关管导通。

4.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，还包括第二延迟元件，所述第二延迟元件具有负载延迟特性，所述第二延迟元件始终有效，所述第二延迟元件位于所述第一门控反相器所在支路；

所述第一延迟元件连接所述第一反相器的输出端与所述第一门控反相器的输入端之间的线路、所述第二延迟元件连接所述第一门控反相器的输出端与所述第一反相器的输入端之间的线路；

或

所述第一延迟元件连接所述第一门控反相器的输出端与所述第一反相器的输入端之间的线路、所述第二延迟元件连接所述第一反相器的输出端与所述第一门控反相器的输入端之间的线路。

5.如权利要求4所述的抗单粒子翻转锁存器电路，其特征在于，所述第二延迟元件为电阻；

所述电阻串联接入所述第一门控反相器所在支路。

6.如权利要求4所述的抗单粒子翻转锁存器电路，其特征在于，所述第二延迟元件为电容；

所述第一门控反相器所在支路经所述电容接固定电平。

7.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，还包括第二延迟元件，所述第二延迟元件具有负载延迟特性，所述第二门控反相器导通时所述第二延迟元件失效且所述第二门控反相器关断时所述第二延迟元件有效；

所述第一延迟元件连接所述第一反相器的输出端与所述第一门控反相器的输入端之间的线路、所述第二延迟元件连接所述第一门控反相器的输出端与所述第一反相器的输入端之间的线路；

或

所述第一延迟元件连接所述第一门控反相器的输出端与所述第一反相器的输入端之间的线路、所述第二延迟元件连接所述第一反相器的输出端与所述第一门控反相器的输入端之间的线路。

8.如权利要求7所述的抗单粒子翻转锁存器电路，其特征在于，所述第二延迟元件与所述第一延迟元件相同。

9.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，所述第一门控反相器包括第一MOS管、第二MOS管、第三MOS管及第四MOS管；

外部高电平依次经串联的第一MOS管、第二MOS管、第三MOS管及第四MOS管连接外部低电平，第二MOS管的栅极连接第三MOS管的栅极并同为所述第一门控反相器的输入端，第二MOS管的输出端与第三MOS管的输出端的公共端为所述第一门控反相器的输出端，第一MOS管、第二MOS管为低电平导通的PMOS，第三MOS管、第四MOS管为高电平导通的NMOS。

10.如权利要求1所述的抗单粒子翻转锁存器电路，其特征在于，所述第一门控反相器包括第五MOS管、第六MOS管、第七MOS管及第八MOS管；

外部高电平依次经串联的第五MOS管、第六MOS管连接外部低电平，第五MOS管的栅极连接第六MOS管的栅极并同为所述第一门控反相器的输入端，第五MOS管为低电平导通的PMOS，第六MOS管为高电平导通的NMOS；

第七MOS管与第八MOS管并联，第五MOS管的输出端与第六MOS管的输出端的公共端连接第七MOS管的输入端及第八MOS管的输入端，第七MOS管的输出端连接第八MOS管的输出端并同为所述第一门控反相器的输出端，第七MOS管与第八MOS管的导通电平相反，第七MOS管与第八MOS管的控制逻辑相反。