[发明专利]半导体结构及其形成方法

说明书

一种半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。提高了控温的效率。

技术领域

本申请涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

温度变化对芯片的工作装态、电路性能有影响。芯片在工作时，输入功率只有一部分作有用功输出，还有很多的电能转化成热能，使芯片中元器件温度升高。而元器件允许的工作温度都是有限的，如果实际温度超过了元器件的允许温度，则元器件的性能会变坏，甚至烧毁。晶体管、电阻、电容、变压器、印制电路板、存储器都是如此。

现有虽然可以使用一些控温器件对芯片的温度进行控制，但是控温效率不高，并且控温器件与芯片的集合封装在一起使得整个器件的体积会较大。

发明内容

本申请一些实施例提供了一种半导体结构，包括：

半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；

位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。

在一些实施例中，所述第三端金属层为长条形的金属层，所述长条形的金属层电连接于所有的所述N型掺杂区和所述P型掺杂区。

在一些实施例中，所述第三端金属层包括若干依次间隔的第三端子金属层，每一个第三端子金属层电连接于至少一对相邻的N型掺杂区和P型掺杂区。

在一些实施例中，所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中具有暴露出所述N型掺杂区和P型掺杂区的靠近芯片区的一侧侧壁表面的第一沟槽，所述第三端金属层填充满所述第一沟槽。

在一些实施例中，所述第一端金属层和第二端金属层均包括向远离芯片区的方向凸出的若干齿状部和连接于所述若干齿状部的本体部，所述本体部与相应的N型掺杂区和P型掺杂区电连接。

在一些实施例中，所述第一端金属层位于第二端金属层下方，且所述第一端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。

在一些实施例中，所述半导体结构还包括若干第一连接金属垫和连接于每个所述第一连接金属垫上表面的第一金属插塞，所述第一连接金属垫位于所述P型掺杂区远离芯片区一侧的半导体衬底中且与所述P型掺杂区远离芯片区的一侧电连接，所述第二端金属层通过位于所述介质层中的第一金属插塞与相应的第一连接金属垫连接。

在一些实施例中，所述第一端金属层位于第二端金属层上方，且所述第二端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。