[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；

位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。

2.如权利要求1所述的半导体结构，其特征在于，所述第三端金属层为长条形的金属层，所述长条形的金属层电连接于所有的所述N型掺杂区和所述P型掺杂区。

3.如权利要求1所述的半导体结构，其特征在于，所述第三端金属层包括若干依次间隔的第三端子金属层，每一个第三端子金属层电连接于至少一对相邻的N型掺杂区和P型掺杂区。

4.如权利要求1所述的半导体结构，其特征在于，所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中具有暴露出所述N型掺杂区和P型掺杂区的靠近芯片区的一侧侧壁表面的第一沟槽，所述第三端金属层填充满所述第一沟槽。

5.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层和第二端金属层均包括向远离芯片区的方向凸出的若干齿状部和连接于所述若干齿状部的本体部，所述本体部与相应的N型掺杂区和P型掺杂区电连接。

6.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层位于第二端金属层下方，且所述第一端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。

7.如权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括若干第一连接金属垫和连接于每个所述第一连接金属垫上表面的第一金属插塞，所述第一连接金属垫位于所述P型掺杂区远离芯片区一侧的半导体衬底中且与所述P型掺杂区远离芯片区的一侧电连接，所述第二端金属层通过位于所述介质层中的第一金属插塞与相应的第一连接金属垫连接。

8.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层位于第二端金属层上方，且所述第二端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。

9.如权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括若干第二连接金属垫和连接于每个所述第二连接金属垫上表面的第二金属插塞，所述第二连接金属垫位于所述N型掺杂区远离芯片区一侧的半导体衬底中且与所述N型掺杂区远离芯片区的一侧电连接，所述第一端金属层通过位于所述介质层中的第二金属插塞与相应的第二连接金属垫连接。

10.如权利要求1所述的半导体结构，其特征在于，所述N型掺杂区和P型掺杂区通过离子注入工艺形成。

11.如权利要求1所述的半导体结构，其特征在于，所述控温区中的所述珀尔帖器件沿着所述芯片区边界方向包围所述芯片区。

12.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层连接电源正极，所述第二端金属层连接电源负极。

13.如权利要求1所述的半导体结构，其特征在于，所述芯片区包含半导体芯片，所述半导体结构还包括保护环器件，所述保护环器件包括若干层金属层和将相邻层的金属层连接的金属插塞，所述保护环器件设置于所述珀尔帖器件和所述半导体芯片之间，且围绕所述半导体芯片。