[发明专利]半导体结构及其制备方法

说明书

本公开提供了一种半导体结构及其制备方法。所述制备方法利用补充层填充掩膜层与覆盖层之间的空隙，避免在初始图案中形成与空隙对应的图案，则以所述初始图案为基础进行的图形转移后，能够避免在衬底中形成伪电容孔，防止阵列区边缘图案脱离预定设计，进而提高半导体结构的良率。

技术领域

本公开涉及一种半导体结构及其制备方法。

背景技术

在半导体结构的制造技术中，通常利用光阻及掩膜层，结合光刻及刻蚀工艺形成所需图案，然而，受到光刻工艺局限性的影响，使得形成的所需图案产生偏差，影响半导体结构的成品率。

以动态随机存储器(Dynamic Random Access Memory，简称DRAM)的制造为例，在动态随机存储器的电容管的形成工艺中，在采用自对准双重成像技术(Self-AlignedDouble Patterning，SADP)进行图案转移的过程中，由于光刻工艺的局限性，使得在阵列区域的角落产生伪电容孔(dummy hole)，造成阵列区域边缘图案脱离预定设计，影响动态随机存储器的性能，进而影响动态随机存储器的良率。

发明内容

本公开所要解决的技术问题是，提供一种半导体结构及其制备方法，其能够避免在衬底中形成伪电容孔。

为了解决上述问题，本公开实施例提供了一种半导体结构的制备方法，包括：提供基底，所述基底被划分为阵列区及外围区，所述基底包括衬底、置于所述衬底上的第一图案层，所述第一图案层包括沿第一方向间隔排列的第一牺牲条及第一间隔条；于所述第一图案层上形成第二图案层，所述第二图案层包括沿第二方向间隔设置的第二牺牲条，所述第一方向与所述第二方向呈锐角夹角；形成覆盖层，所述覆盖层覆盖所述第二牺牲条表面及所述第一图案层的暴露表面；形成掩膜层，所述掩膜层覆盖位于所述外围区的覆盖层的表面；形成补充层，在所述阵列区与所述外围区的交界处，所述补充层填充所述掩膜层侧面与相邻的所述覆盖层之间的空隙；以所述掩膜层为掩膜，去除部分所述覆盖层，保留位于所述第二牺牲条侧壁的覆盖层，形成第二间隔条；去除所述第二牺牲条、所述掩膜层及所述第二牺牲条下方的所述第一牺牲条，在所述阵列区，形成由第一间隔条及第二间隔条界定的初始图案；将所述初始图案转移到所述衬底中，形成目标图案。

在一些实施例中，形成补充层的步骤进一步包括：形成补充材料层，所述补充材料层覆盖所述覆盖层及所述掩膜层表面；去除部分所述补充材料层，保留填充在所述掩膜层侧面与相邻的所述覆盖层之间的空隙处的补充材料层，作为所述补充层。

在一些实施例中，去除部分所述补充材料层的步骤与去除部分所述覆盖层的步骤在同一刻蚀步骤中进行。

在一些实施例中，所述补充层与所述覆盖层的材料相同。

在一些实施例中，所述补充层采用原子层沉积工艺形成。

在一些实施例中，在形成第二间隔条的步骤中，在阵列区与外围区的交界处，所述第二牺牲条侧壁的覆盖层及所述补充层共同作为所述第二间隔条。

在一些实施例中，形成掩膜层的步骤进一步包括：形成掩膜材料层，所述掩膜材料层覆盖所述覆盖层，并填充所述第二牺牲条之间的间隔；去除所述阵列区的掩膜材料层，形成所述掩膜层。

在一些实施例中，所述基底还包括置于所述衬底与所述第一图案层之间的隔离层，将所述初始图案转移到所述衬底中，形成目标图案的步骤进一步包括：以所述第一间隔条及第二间隔条为掩膜，将所述初始图案转移到所述隔离层中，形成中间图案；以所述隔离层为掩膜，将所述中间图案转移到所述衬底中。

在一些实施例中，所述基底还包括置于所述隔离层与所述第一图案层之间的第一抗反射层，在以所述第一间隔条及第二间隔条为掩膜，将所述初始图案转移到所述隔离层中，形成中间图案的步骤中，所述第一抗反射层也被图案化。