[发明专利]均衡电路结构及其制造方法、感测放大及存储电路结构

说明书

本申请涉及一种均衡电路结构及其制造方法、感测放大电路结构及存储电路结构。其中，均衡电路结构，包括：半导体衬底，包括均衡有源区；栅极层，包括栅极图形以及电源线，栅极图形位于均衡有源区上，用于与均衡有源区形成晶体管单元，电源线电连接均衡有源区与外部电源，用于为晶体管单元提供电源。本申请实施例可以有效降低走线层工艺制作难度。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种均衡电路结构及其制造方法、感测放大电路结构及存储电路结构。

背景技术

在对存储单元的存储的逻辑电位进行读取时，通常需要感测放大电路对与存储单元连接的位线以及互补位线上的信号进行放大读取。均衡电路是感测放大电路的重要组成部分。在读取过程中的预充阶段，均衡电路中的各个晶体管打开，从而使得位线与互补位线具有相同的中间电位。在传统的感测放大电路结构中，通常设有一个走线层，从而通过走线层设置包括均衡电路的电源线在内的各个走线。

然而，随着工艺的发展，晶体管的尺寸变小，走线数目确维持不变，走线尺寸缩小越来越难，在有限的区域内，包括多个走线的走线层越来越难制造。

发明内容

基于此，本申请实施例提供一种均衡电路结构及其制造方法、感测放大电路结构及存储电路结构。

一种均衡电路结构，包括：

半导体衬底，包括均衡有源区；

栅极层，包括栅极图形以及电源线，所述栅极图形位于所述均衡有源区上，用于与所述均衡有源区形成晶体管单元，所述电源线电连接所述均衡有源区与外部电源，用于为所述晶体管单元提供电源。

在其中一个实施例中，所述均衡电路结构还包括互连结构，所述互连结构与所述电源线以及所述均衡有源区均连接。

在其中一个实施例中，所述均衡电路结构还包括第一介质层，所述第一介质层覆盖所述半导体衬底以及所述栅极层，且所述第一介质层内具有接触孔，所述互连结构位于所述接触孔内。

在其中一个实施例中，所述均衡电路结构还包括第二介质层，所述第二介质层覆盖所述第一介质层以及所述互连结构。

在其中一个实施例中，所述均衡电路结构还包括走线层，所述走线层包括多条走线，且位于所述第二介质层上。

在其中一个实施例中，所述半导体衬底还包括浅沟槽隔离结构，所述电源线部分位于所述均衡有源区上，部分位于连接所述均衡有源区的所述浅沟槽隔离结构上。

在其中一个实施例中，所述均衡电路结构还包括栅介质层，所述栅介质层位于所述栅极层与所述半导体衬底之间以及所述电源线与所述半导体衬底之间。

在其中一个实施例中，所述均衡电路结构还包括侧壁保护层，所述侧壁保护层位于栅极图形以及所述电源线两侧。

在其中一个实施例中，所述电源线接触所述均衡有源区。

在其中一个实施例中，所述栅极层包括多晶硅层，所述电源线位于所述多晶硅层。

一种均衡电路结构的制造方法，包括：

提供半导体衬底，所述半导体衬底具有均衡有源区；

于所述均衡有源区上方形成栅极层，所述栅极层包括栅极图形以及电源线，所述栅极图形用于与所述均衡有源区形成晶体管单元，所述电源线电连接所述均衡有源区与外部电源，用于为所述晶体管单元提供电源。

在其中一个实施例中，所述方法还包括：

形成互连结构，所述互连结构与所述电源线以及所述均衡有源区均连接。

在其中一个实施例中，所述形成互连结构，将所述电源线与所述均衡有源区连接，包括：