[发明专利]一种NLDMOS器件及制备方法、芯片

说明书

本发明实施例提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。所述NLDMOS器件的结构设计有效的提高了击穿电压。

技术领域

本发明涉及半导体集成电路制造领域，具体地涉及一种NLDMOS器件及制备方法、芯片。

背景技术

随着集成电路的快速发展，LDMOS器件已经融入到生活中的方方面面，如智能穿戴、白色家电、CPU等快速消费类的产品；同时由于其独特的结构以及优良的性能，能够与标准的CMOS工艺进行很好的兼容而快速发展，进而被应用到智能电网、轨道交通、汽车电子等工业领域。

衡量LDMOS器件性能有两个重要的参数，即击穿电压与导通电阻，然而击穿电压与导通电阻是相关矛盾的关系，因此不可能同时将两个参数性能调到最佳。为此，在实际的工艺生产中，必须取其折衷，在保障一个参数基本不变或者略有降低的前提下来提升LDMOS器件另一个参数性能，使器件的整体性能有所提升。

现有的技术方案中大多为引入场板，或者是应用RESURF技术。而由于场板形状结构各不相同，这给工艺实现带来很大的困难；其次是应用RESURF技术会重新引入掩模版，这大大增加了生产成本。

发明内容

本发明实施例的目的是提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件的结构设计是在保障了导通电阻基本不变或者略有增高的情况下有效的提高的了击穿电压。

为了实现上述目的，本发明实施例提供一种NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。

可选的，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区。

可选的，所述低剂量N型漂移区上设有低剂量、低能量P型离子注入层；所述高剂量N型漂移区上设有低掺杂N型离子注入层；所述高剂量N型漂移区上设有重掺杂N型离子注入层，场氧的一端与所述重掺杂N型离子注入层一端相接；所述场氧的底部设于所述低剂量、低能量P型离子注入层上。

可选的，所述NLDMOS器件上方还设有栅极；所述低剂量、低能量P型离子注入层的一侧超出所述栅极同侧的外沿。

可选的，所述衬底为P型衬底。

可选的，所述第一高压N阱区设有隔离区、重掺杂N型离子注入层、重掺杂P型离子注入层；第二高压N阱区上设有隔离区和重掺杂N型离子注入层。

另一方面，本发明提供一种NLDMOS器件的制备方法，包括：形成衬底；在所述衬底上方形成第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；在所述第一高压N阱区和第二高压N阱区上形成P型降低电场区，所述P型降低电场区经过所述衬底间隙；在所述第一高压N阱区上还形成P型体区，在所述第二高压N阱区上形成N型漂移区；将所述P型体区、衬底间隙以及N型漂移区形成PIN结。

可选的，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区。

可选的，在所述低剂量N型漂移区上形成低剂量、低能量P型离子注入层；在所述高剂量N型漂移区上形成低掺杂N型离子注入层；所述高剂量N型漂移区上设有重掺杂N型离子注入层，场氧的一端与所述重掺杂N型离子注入层的一端相接；所述场氧的底部设于所述低剂量、低能量P型离子注入层上。