[发明专利]集成电路中的无通道平面规划

说明书

各种实施例可以包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(200)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏(210)，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。各种实施例可以包括一种IC，其中一个或多个互连硬宏和连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线位于第三功能硬宏内。在一些实施例中，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。

相关申请

本申请要求于2020年10月26日提交的题为“Channel Less Floor-Planning InIntegrated Circuits”的美国专利申请第17/079,727号的优先权，该申请的全部内容通过引用并入本文。

背景技术

正在开发新的集成电路(IC)以用于不断变化的用例，诸如移动设备、物联网(IoT)、可穿戴设备和其他小型设备。随着这些不断发展的用例和与IC相关联的不断增长的功能集，设计复杂性不断增加。

发明内容

各个方面包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(IC)的方法。各个方面包括没有通信或互连通道的IC以及用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。各个方面包括覆盖硬宏，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(例如，SOC的核)之间的专用通信通道。

各个方面可以包括一种集成电路，该集成电路包括第一功能硬宏、第二功能硬宏、第三功能硬宏、位于第三功能硬宏内的一个或多个互连硬宏、以及连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线。在一些方面，第一功能硬宏可以通过一个或多个互连硬宏和导线电耦合到第二功能硬宏。在一些方面，第一功能硬宏的侧面和第二功能硬宏的侧面可以不邻接。在一些方面，第一功能硬宏和第二功能硬宏可以邻接第三功能硬宏的不同侧面。在一些方面，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。在一些方面，第三功能硬宏可以完全围绕一个或多个互连硬宏中的每个互连硬宏。在一些方面，一个或多个互连硬宏可以包括通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。

各个方面可以包括一种设计集成电路的方法，该方法包括确定集成电路的第一功能硬宏和第二功能硬宏，第一功能硬宏和第二功能硬宏彼此需要物理通信路径，其中第一功能硬宏和第二功能硬宏通过集成电路的第三功能硬宏的至少一部分彼此分离；确定用于一个或多个互连硬宏以及导线的位置，该导线连接第一功能硬宏、第二功能硬宏、和第三功能硬宏内的一个或多个互连硬宏；生成指示一个或多个互连硬宏和导线的所确定的位置的包装器；以及根据包装器来配置第三功能硬宏，使得第三功能硬宏在一个或多个互连硬宏和导线的所确定的位置处包括空边界区。各个方面还可以包括将一个或多个互连硬宏和导线覆盖到第三功能硬宏中的空边界区中。在一些方面，导线可以延伸到第三功能硬宏中的空边界区之外。在一些方面，第一功能硬宏、第二功能硬宏和第三功能硬宏可以被配置为使得在第一功能硬宏、第二功能硬宏和第三功能硬宏之间不存在通信通道。在一些方面，一个或多个互连硬宏可以是通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。

其他方面包括一种具有处理器的计算设备，该处理器被配置为执行上述任何方法的操作。其他方面包括一种计算设备，该计算设备具有用于执行上述任何方法的功能的部件。其他方面可以包括一种其上存储有处理器可执行指令的非暂态处理器可读存储介质，该处理器可执行指令被配置为引起计算设备的处理器执行上述任何方法的操作。

附图说明

并入本文并且构成本说明书的一部分的附图示出了示例性实施例，并且与以上给出的一般描述和以下给出的详细描述一起用于解释各种实施例的特征。