[发明专利]集成电路中的无通道平面规划

权利要求书

1.一种集成电路，包括：

第一功能硬宏；

第二功能硬宏；

第三功能硬宏；

一个或多个互连硬宏，所述一个或多个互连硬宏位于所述第三功能硬宏内；以及

导线，连接所述第一功能硬宏、所述第二功能硬宏和所述一个或多个互连硬宏。

2.根据权利要求1所述的集成电路，其中所述第一功能硬宏通过所述一个或多个互连硬宏和所述导线电耦合到所述第二功能硬宏。

3.根据权利要求1所述的集成电路，其中所述第一功能硬宏的侧面和所述第二功能硬宏的侧面不邻接。

4.根据权利要求1所述的集成电路，其中所述第一功能硬宏和所述第二功能硬宏邻接所述第三功能硬宏的不同侧面。

5.根据权利要求4所述的集成电路，其中在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

6.根据权利要求1所述的集成电路，其中所述第三功能硬宏完全围绕所述一个或多个互连硬宏。

7.根据权利要求1所述的集成电路，其中所述一个或多个互连硬宏包括通信流水线硬宏。

8.根据权利要求1所述的集成电路，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

9.一种用于设计集成电路的方法，包括：

确定所述集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。

10.根据权利要求9所述的方法，还包括：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。

11.根据权利要求9所述的方法，其中所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

12.根据权利要求9所述的方法，其中所述一个或多个互连硬宏包括通信流水线硬宏。

13.根据权利要求9所述的方法，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

14.一种计算设备，包括：

处理器，配置有用于以下各项的处理器可执行指令：

确定集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。