[发明专利]混合桥接扇出小芯片连接在审
| 申请号： | 202180065612.7 | 申请日： | 2021-09-21 |
| 公开（公告）号： | CN116250084A | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | 拉胡尔·阿加瓦尔;米林德·S·巴格瓦特 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 樊英如;张静 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 混合 桥接扇出小 芯片 连接 | ||
1.一种用于混合桥接扇出小芯片连接的芯片，所述芯片包括：
中央小芯片；
一个或多个第一小芯片，所述一个或多个第一小芯片各自使用多个扇出迹线耦合到所述中央小芯片；和
一个或多个第二小芯片，所述一个或多个第二小芯片各自使用一个或多个互连管芯(ICD)耦合到所述中央小芯片。
2.根据权利要求1所述的芯片，其中所述一个或多个第二小芯片中的每个第二小芯片相对于所述一个或多个第一小芯片更靠近所述中央小芯片定位。
3.根据权利要求1所述的芯片，其中所述一个或多个第一小芯片定位在第一小芯片列中，并且所述一个或多个第二小芯片定位在第二小芯片列中。
4.根据权利要求1所述的芯片，其中所述一个或多个第一小芯片定位在第一小芯片行中，并且所述一个或多个第二小芯片定位在第二小芯片行中。
5.根据权利要求1所述的芯片，其中所述一个或多个第一小芯片通过多个扇出迹线层耦合到所述中央小芯片，所述多个扇出迹线层层叠在包括所述中央小芯片、所述一个或多个第一小芯片和所述一个或多个第二小芯片的晶片上。
6.根据权利要求5所述的芯片，其中所述一个或多个互连管芯结合到层叠在所述多个扇出迹线层上的所述芯片的层。
7.根据权利要求1所述的芯片，所述芯片还包括一个或多个导电桩。
8.根据权利要求7所述的芯片，所述芯片还包括用于所述一个或多个导电桩和所述一个或多个互连管芯(ICD)的多个帽盖。
9.根据权利要求8所述的芯片，其中所述一个或多个第二小芯片包括多个第二小芯片，所述一个或多个互连管芯包括多个互连管芯，并且其中所述多个第二小芯片中的每个第二小芯片使用所述多个互连管芯中的相应互连管芯耦合到所述中央小芯片。
10.一种用于混合桥接扇出小芯片连接的装置，所述装置包括：
一个或多个部件，其中至少一个部件操作地耦合到芯片，并且所述芯片包括：
中央小芯片；
一个或多个第一小芯片，所述一个或多个第一小芯片各自使用多个扇出迹线耦合到所述中央小芯片；和
一个或多个第二小芯片，所述一个或多个第二小芯片各自使用一个或多个互连管芯(ICD)耦合到所述中央小芯片。
11.根据权利要求10所述的装置，其中所述一个或多个第二小芯片中的每个第二小芯片相对于所述一个或多个第一小芯片更靠近所述中央小芯片定位。
12.根据权利要求10所述的装置，其中所述一个或多个第一小芯片定位在第一小芯片列中，并且所述一个或多个第二小芯片定位在第二小芯片列中。
13.根据权利要求10所述的装置，其中所述一个或多个第一小芯片定位在第一小芯片行中，并且所述一个或多个第二小芯片定位在第二小芯片行中。
14.根据权利要求10所述的装置，其中所述一个或多个第一小芯片通过多个扇出迹线层耦合到所述中央小芯片，所述多个扇出迹线层层叠在包括所述中央小芯片、所述一个或多个第一小芯片和所述一个或多个第二小芯片的晶片上。
15.根据权利要求14所述的装置，其中所述一个或多个互连管芯结合到层叠在所述多个扇出迹线层上的所述芯片的层。
16.根据权利要求10所述的装置，其中所述芯片包括一个或多个导电桩。
17.根据权利要求16所述的装置，所述芯片还包括用于所述一个或多个导电桩和所述一个或多个互连管芯(ICD)的多个帽盖。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202180065612.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：衬底保持器、包括衬底保持器的承载件系统、和光刻设备
- 下一篇：热电装置
