[发明专利]半导体装置

说明书

本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。

技术领域

本发明涉及一种半导体装置。

背景技术

半导体装置包括功率设备，并被用作电力转换装置。功率设备是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。半导体装置包括半导体芯片和陶瓷层叠基板，该半导体芯片包括功率设备。陶瓷层叠基板包括陶瓷板、形成于陶瓷板的正面且构成电路图案的多个金属层、以及形成于陶瓷板的背面的金属层。在电路图案接合有半导体芯片、引线框架等。

现有技术文献

专利文献

专利文献1：日本特开2017-147327号公报

发明内容

技术问题

在这样的半导体装置中，若半导体芯片驱动则半导体芯片发热，半导体芯片正下方被加热。此外，在半导体装置中，由于在引线框架被施加大电压，所以在引线框架正下方的陶瓷板的正面与背面之间的金属层被施加大电压。若该状况持续，则有可能导致陶瓷板与金属层之间的接合性降低。若如此地使陶瓷层叠基板劣化，则可能成为半导体装置的故障的原因，有可能使半导体装置的可靠性降低。

本发明是鉴于这样的问题而完成的，其目的在于提供一种防止陶瓷层叠基板的劣化的半导体装置。

技术方案

根据本发明的一个观点，提供一种半导体装置，所述半导体装置具备：半导体芯片；接合部件；以及层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，在所述正面经由所述接合部件而接合有所述半导体芯片，所述层叠基板具有：陶瓷板，其为板状，具备第一主面以及与所述第一主面相反一侧的第二主面，并且具备多个陶瓷粒子；高电位金属层，其与所述第一主面接合且包含铜；低电位金属层，其与所述第二主面接合且包含铜，并且电位比所述第一主面的电位低；以及中间层，其形成于所述第二主面和所述低电位金属层之间，包含具备镁、锰中的至少一者的第一氧化物。

技术效果

根据公开的技术，能够防止陶瓷层叠基板的劣化，并能够抑制半导体装置的可靠性的降低。

本发明的上述及其他目的、特征以及优点通过与表示作为本发明的例子而优选的实施方式的附图相关联的以下的说明而变得明确。

附图说明

图1是第一实施方式的半导体装置的俯视图。

图2是第一实施方式的半导体装置的侧视图。

图3是示出由第一实施方式的半导体装置实现的功能的等效电路。

图4是示出第一实施方式的半导体装置所包括的陶瓷层叠基板的制造方法的流程图。

图5是比较例1的陶瓷层叠基板的截面示意图。

图6是比较例1的陶瓷层叠基板在高温下且高电压时的截面示意图。

图7是第一实施方式(实施例1-1)的陶瓷层叠基板的截面示意图。