[发明专利]集成组合件和形成集成组合件的方法

说明书

一些实施例包含一种集成组合件，其具有导电结构、延伸穿过所述导电结构的环状结构以及给所述环状结构的内部周边加内衬的活性材料结构。所述环状结构包含介电材料。所述活性材料结构包含二维材料。一些实施例包含形成集成组合件的方法。

相关专利资料

本申请要求于2020年9月28日提交的美国专利申请序列号17/035,542的优先权，所述美国专利申请的公开内容通过引用并入本文。

技术领域

集成组合件(例如，集成存储器)。形成集成组合件的方法。

背景技术

在各种半导体装置中使用晶体管。场效应晶体管(FET)包含位于一对源极/漏极区域之间的沟道区域并且包含被配置成通过所述沟道区域将所述源极/漏极区域彼此电连接的栅极。

竖直FET(VFET)具有总体上垂直于晶体管形成于其上的基板的主表面的沟道区域。常规使用多晶硅作为晶体管中的沟道区域的材料。由于二维材料与多晶硅相比具有大的带隙和良好的迁移特性，因此还研究了将其用作沟道材料。将二维材料掺入到晶体管中可能是有问题的。

期望开发用于将二维材料掺入到晶体管装置中的新方法。还期望开发利用二维材料的经改进的晶体管装置构型。

附图说明

图1-9是处于示例方法的示例顺序工艺阶段的示例集成组合件的区域的图解性俯视图。

图1A-9A分别是沿图1-9的线A-A的图解性横截面侧视图。

图10和11是处于示例方法的示例顺序工艺阶段的示例集成组合件的区域的图解性俯视图。图10的工艺阶段可以在图7的工艺阶段之后。

图10A和11A分别是沿图10和11的线A-A的图解性横截面侧视图。

图12和13是处于示例方法的示例顺序工艺阶段的示例集成组合件的区域的图解性横截面侧视图。图12的工艺阶段可以在图6A的工艺阶段之后。

图14是示例存储器阵列的区域的图解性示意图。

具体实施方式

一些实施例包含具有作为晶体管的活性材料的二维材料的竖直晶体管(VFET)。一些实施例包含形成VFET的方法。

参照图1-14描述了示例实施例。图1-13展示了示例方法的示例工艺阶段。图9、11和13展示了存储器阵列，所述存储器阵列包括作为存取装置的VFET并且包括作为与存取装置的源极/漏极区域耦合的存储元件的电容器。

参照图1和1A，集成组合件10包含沿第一方向(图示的x轴方向)延伸的第一导电结构12。第一导电结构12通过绝缘区域(中间区域)14彼此间隔开。在一些实施例中，导电结构12和绝缘区域14可以被视为沿第二方向(图示的y轴方向)彼此交替。

导电结构12包括导电材料16。导电材料16可以包括任何合适的导电组合物，例如以下中的一或多种：各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)。导电材料16在本文中可以被称为第一导电材料。

在一些实施例中，导电结构12可以为导电线，并且可以对应于数字线(位线、读出线等)。尽管导电结构12被示出为沿x轴方向基本上笔直延伸，但应理解，在其它实施例中，导电结构12可以是弯曲的、波浪状等。

中间区域14包括绝缘材料18。绝缘材料18可以包括任何合适的组合物，并且在一些实施例中，可以包括二氧化硅、基本上由其组成或由其组成。绝缘材料18可以被称为第一绝缘材料，并且区域14可以被称为第一绝缘区域。